【正文】 UML 的出現(xiàn)是為了以面向?qū)ο髨D的方式來描述不同應(yīng)用領(lǐng)域的系統(tǒng)，而且能用于系統(tǒng)開發(fā)過程中的不同階段，從需求分析一直至系統(tǒng)設(shè)計(jì)完成后的驗(yàn)證和維護(hù)。UML 融合了 Booch、OMT 和 OOSE 方法中的基本概念，而且這些基本概念與其他面向?qū)ο蠹夹g(shù)中的基本概念大多相同，因而，UML 必然成為這些方法以及其他方法的使用者樂于采用的一種簡單一致的建模語言；其次，UML 不僅僅是上述方法的簡單匯合，而是在這些方法的基礎(chǔ)上廣泛征求意見，集眾家之長，幾經(jīng)修改而完成的，UML 擴(kuò)展了現(xiàn)有方法的應(yīng)用范圍；第三，UML 是標(biāo)準(zhǔn)的建模語言，而不是標(biāo)準(zhǔn)的開發(fā)過程。 ASIP建模 ASIP 的 UML 建模 Unified Modeling Language (UML)又稱統(tǒng)一建模語言或標(biāo)準(zhǔn)建模語言,是一個(gè)支持模型化和軟件系統(tǒng)開發(fā)的圖形化語言,為軟件開發(fā)的所有階段提供模型化和可視化支持，包括由需求分析到規(guī)格，到構(gòu)造和配置。在 ASIP集成開發(fā)環(huán)境的實(shí)現(xiàn)過程中我們采用了ThinkPHP+MiniUI第三方控件的方式來實(shí)現(xiàn)集成開發(fā)環(huán)境的設(shè)計(jì)，PHP 正則表達(dá)式、ADL EDA接口技術(shù)實(shí)現(xiàn)協(xié)同流程可執(zhí)行規(guī)約是我們以后進(jìn)一步研究所使用的技術(shù)，有待更深一步的研究。? ：安裝部署說明文檔。? scripts/miniui/themes：多套皮膚樣式。? demo：頁面示例。它能縮短開發(fā)時(shí)間，減少代碼量，使開發(fā)者更專注于業(yè)務(wù)和服務(wù)端，輕松實(shí)現(xiàn)界面開發(fā)，帶來絕佳的用戶體驗(yàn)。這行代碼的作用就是加載 ThinkPHP框架的入口文件 ，這是所有基于ThinkPHP開發(fā)應(yīng)用的第一步。另外一個(gè)方面就是單一入口帶來的好處是控制較為靈活，因?yàn)閿r截方便了，類似如一些權(quán)限控制、用戶登錄方面的判斷和操作可以統(tǒng)一處理了。由 Rails最早提出，遵循標(biāo)準(zhǔn)的 ORM模型：表映射到記錄，記錄映射到對象，字段映射到對象屬性。關(guān)系型數(shù)據(jù)庫往往通過外鍵來表述實(shí)體關(guān)系，Active Record 在數(shù)據(jù)源層面上也將這種關(guān)系映射為對象的關(guān)聯(lián)和聚集。CURD在具體的應(yīng)用中并非一定使用 create、update 、read 和 delete字樣的方法，但是他們完成的功能是一致的?！蔽濉?CURD 是一個(gè)數(shù)據(jù)庫技術(shù)中的縮寫詞，一般的項(xiàng)目開發(fā)的各種參數(shù)的基本功能都是 CURD。橫切關(guān)注點(diǎn)的一個(gè)特點(diǎn)是，他們經(jīng)常發(fā)生在核心關(guān)注點(diǎn)的多處，而各處都基本相似。而剖開的切面，也就是所謂的“方面”了。這種散布在各處的無關(guān)的代碼被稱為橫切（crosscutting）代碼，在 OOP設(shè)計(jì)中，它導(dǎo)致了大量代碼的重復(fù)，而不利于各個(gè)模塊的重用。也就是說，OOP 允許你定義從上到下的關(guān)系，但并不適合定義從左到右的關(guān)系。為了解決這個(gè)不匹配的現(xiàn)象,對象關(guān)系映射技術(shù)應(yīng)運(yùn)而生。對象和關(guān)系數(shù)據(jù)是業(yè)務(wù)實(shí)體的兩種表現(xiàn)形式，業(yè)務(wù)實(shí)體在內(nèi)存中表現(xiàn)為對象，在數(shù)據(jù)庫中表現(xiàn)為關(guān)系數(shù)據(jù)。它只是接收請求并決定調(diào)用哪個(gè)模型構(gòu)件去處理請求，然后確定用哪個(gè)視圖來顯示模型處理返回的數(shù)據(jù)。被模型返回的數(shù)據(jù)是中立的，就是說模型與數(shù)據(jù)格式無關(guān)，這樣一個(gè)模型能為多個(gè)視16 / 72圖提供數(shù)據(jù)。在視圖中其實(shí)沒有真正的處理發(fā)生，不管這些數(shù)據(jù)是聯(lián)機(jī)存儲的還是一個(gè)雇員列表，作為視圖來講，它只是作為一種輸出數(shù)據(jù)并允許用戶操縱的方式。 視圖 ：視圖是用戶看到并與之交互的界面。典型地來說就是用類來對組件進(jìn)行分組，而且還可以定義新類為現(xiàn)存的類的擴(kuò)展，這樣就可以將類組織成樹形或網(wǎng)狀結(jié)構(gòu)，這體現(xiàn)了動作的通用性。 封裝 － 也叫做信息封裝：確保組件不會以不可預(yù)期的方式改變其它組件的內(nèi)部狀態(tài)；只有在那些提供了內(nèi)部狀態(tài)改變方法的組件中，才可以訪問其內(nèi)部狀態(tài)。OOP 達(dá)到了軟件工程的三個(gè)主要目標(biāo)：重用性、靈活性和擴(kuò)展性。Linux 操作系統(tǒng)、Apache 服務(wù)器、MySQL 數(shù)據(jù)庫和 Perl、PHP 或者 Python 語言，這些產(chǎn)品共同組成了一個(gè)強(qiáng)大的 Web應(yīng)用程序平臺。雖然這些開放源代碼程序本身并不是專門設(shè)計(jì)成同另外幾個(gè)程序一起工作的，但由于它們都是影響較大的開源軟件，擁有很多共同特點(diǎn)，這就導(dǎo)致了這些組件經(jīng)常在一起使用。這個(gè)術(shù)語來自歐洲，在那里這些程序常用來作為一種標(biāo)準(zhǔn)開發(fā)環(huán)境。任何 PHP應(yīng)用開發(fā)都可以從ThinkPHP的簡單和快速的特性中受益。并且擁有眾多的原創(chuàng)功能和特性，在易用性、擴(kuò)展性和性能方面不斷優(yōu)化和改進(jìn)，可以穩(wěn)定用于商業(yè)以及門戶級的開發(fā)。 本章小節(jié) 本章內(nèi)容對介紹了基于 Web的 ASIP集成開發(fā)環(huán)境的基本功能，對實(shí)現(xiàn)這些功能的軟硬件需求進(jìn)行了分析。這個(gè) IP核能夠操作 10/100 Mbps以太網(wǎng)和快速以太網(wǎng)應(yīng)用程序。每條信道都有自己的數(shù)據(jù)、時(shí)鐘和控制信號。最新的 MAC同時(shí)支持 10Mbps和 100Mbps兩種速率。 以太網(wǎng) MAC控制器為驗(yàn)證本文 ASIP設(shè)計(jì)而采用 Openrisc軟核移植 linux系統(tǒng)進(jìn)行功能試驗(yàn)，而基于 openrisc軟核的以太網(wǎng)不能離開底層以太網(wǎng)控制器及其驅(qū)動的支持。目標(biāo)板采用 Altera公司的 Cyclone IV E，22K LUT FPGA，32 MB SDRAM、1MB SPI FLASH、以太網(wǎng)控制芯片、USB Host/Slave、采用 USB供電。主板支持最常見接口，支持簡單地連接和調(diào)試。同時(shí)，硬件層面還需要能夠移植 linux到基于 ASIP軟核的帶以太網(wǎng)接口及的目標(biāo)板。該開發(fā)環(huán)境是在帶網(wǎng)絡(luò)功能的基于 ASIP的目標(biāo)板的嵌入式操作系統(tǒng)上部署。（3）編譯器是 C/C++編譯器，提供易用的按鈕式流程，允許開發(fā)人員手工設(shè)置高級編譯選項(xiàng)。系統(tǒng)級設(shè)計(jì)的過程是通過 web的訪問，從較高的抽象層次上由行為描述，逐漸轉(zhuǎn)向結(jié)構(gòu)描述，最后到物理實(shí)現(xiàn)的過程。兩者共同構(gòu)建 ASIP數(shù)據(jù)模型 DMＡ(Data Modeling of ASIP)，以統(tǒng)一 ASIP數(shù)據(jù)結(jié)構(gòu)。其實(shí)現(xiàn)主要是圍繞模型驅(qū)動框架（MDA），研究 ASIP系統(tǒng)的平臺無關(guān)模型（PIM）UML 模型和平臺相關(guān)模型（PSM）XML 模型，從而有效分離系統(tǒng)功能和實(shí)現(xiàn)描述[13]。如部署圖，用例圖等，以不同的視角來描述 ASIP的設(shè)計(jì)。對設(shè)計(jì)中的指令、微體系結(jié)構(gòu)的部件和互連結(jié)構(gòu)進(jìn)行定義和描述。使用 UML中的用例圖、對象圖、類圖及狀態(tài)圖對于系統(tǒng)級硬件建模已足夠。傳統(tǒng)的設(shè)計(jì)描述語言如 HDL等，面向低抽象級，不適于算法級和行為級描述，面向?qū)ο蠹夹g(shù)適用于行為級以上更高的抽象層次和 IP重用，用面向?qū)ο蟮姆椒ǚ治?、設(shè)計(jì)嵌入式系統(tǒng)會是今后發(fā)展的方向。在基于 Web的 ASIP集成開發(fā)環(huán)境中，UML(統(tǒng)一建模語言)都可以非常直觀地展現(xiàn)出系統(tǒng)設(shè)計(jì)中的各個(gè)環(huán)節(jié)的問題和細(xì)節(jié)。它可以在瀏覽器標(biāo)簽頁里運(yùn)行的 IDE，也能共享。本身作為一款 APP程序，基于 Web的 ASIP集成開發(fā)環(huán)境級融入了分享機(jī)制，開發(fā)9 / 72者可以有選擇的上傳項(xiàng)目代碼，使用云技術(shù)來協(xié)同同事完成項(xiàng)目工作。目前驗(yàn)證的方法主要形式化驗(yàn)證方法和模擬驗(yàn)證。ASIP系統(tǒng)級的設(shè)計(jì)[15]是從高抽象級到低抽象級的逐層實(shí)現(xiàn)的過程，每層都會涉及到描述、驗(yàn)證和轉(zhuǎn)換(綜合)，系統(tǒng)級比 RTL(寄存器轉(zhuǎn)送級)級更高的抽象層次，包含了硬件和軟件等的實(shí)現(xiàn)，系統(tǒng)級層的主要對象是 ASIC、微處理器、存儲器和可編程邏輯等，因此系統(tǒng)級設(shè)計(jì)方法是與系統(tǒng)級相關(guān)的各種描述、驗(yàn)證和綜合技術(shù)的總稱。目前關(guān)于 ADL的研究很多，如 nML和 ISDL是指令集描述語言(Is ADL)； LISA 和Expression是通用 ADL的代表，能同時(shí)描述了指令集和微體系結(jié)構(gòu)級信息；TIE 不能描述一個(gè)完整的處理器，只能給基礎(chǔ)處理器添加新指令。對指令集進(jìn)行行為級描述，行為級 ADL需要定義有關(guān)指令集體系結(jié)構(gòu)的指令的功能、格式、編碼和一些必要的硬件信息（如 cache）[10,11]。當(dāng)前，軟硬件協(xié)同設(shè)計(jì)缺乏標(biāo)準(zhǔn)化的設(shè)計(jì)方法和驗(yàn)證評估方法，可通過擴(kuò)展已有的硬件/軟件語言開發(fā)工具和擴(kuò)展形式化驗(yàn)證技術(shù)并應(yīng)用到軟硬件領(lǐng)域，如基于 FPGA的嵌入式系統(tǒng)設(shè)計(jì)—SOPC設(shè)計(jì)來解決。在軟硬件協(xié)同設(shè)計(jì)中所用到的一些關(guān)鍵技術(shù)，如可編程邏輯綜合和功能模型描述的進(jìn)步，使軟硬件協(xié)同設(shè)計(jì)變得越來越簡單。Tool Kit(4)可編程邏輯器件設(shè)計(jì)工具：Mentor FPGA Advantageamp。如今，軟硬件協(xié)同設(shè)計(jì)的開發(fā)工具已經(jīng)相當(dāng)豐富，現(xiàn)總結(jié)如下：(1)硬件設(shè)計(jì) EDA工具：系統(tǒng)級設(shè)計(jì)工具 cadence的 SPW,System View?，F(xiàn)在的一些綜合技術(shù)可以將硬件和軟件同等看待，在設(shè)計(jì)上和更高的抽象層次上它們之間沒有什么區(qū)別，如 VLSI,ASIC,PLD等硬件可以 VHDL或 SystemC實(shí)現(xiàn)。最后，通過在設(shè)計(jì)內(nèi)選擇第三方的模塊，平臺方法有利于設(shè)計(jì)團(tuán)隊(duì)將自己的資源集中于其核心競爭力上。到目前為止，只是提出了理論上的概念框架，并沒有完整的設(shè)計(jì)環(huán)境和支持工具。而且，通過采用事先設(shè)計(jì)和特性確定的組件而不是定制設(shè)計(jì)的方法，有利于加速開發(fā)團(tuán)隊(duì)的設(shè)計(jì)流程，減少逐漸增加的上市時(shí)間壓力。對于使用者來說不需要對固核的功能給于過多地關(guān)注,可以減少許多相關(guān)的設(shè)計(jì)工作,同時(shí)由于固核的時(shí)序特性是經(jīng)過嚴(yán)格檢驗(yàn)的,設(shè)計(jì)者只要保證在布局布線過程中電路關(guān)鍵路徑的分布參數(shù)不會引起時(shí)序混亂就可以保證芯片的設(shè)計(jì)成功。顯然,固核的特點(diǎn)決定了使用者進(jìn)行電路設(shè)計(jì)時(shí)的靈活性很小,希望通過獲得固核以生成其它固核的可能基本上沒有。硬核以 IC版圖的形式提交,并經(jīng)過實(shí)際工藝流片驗(yàn)證。使用者可以方便地將其映射到自己所使用的工藝上去,可復(fù)用性很高。目前嵌入式系統(tǒng)設(shè)計(jì)方法學(xué)有：（1） 基于 IP復(fù)用的設(shè)計(jì)方法學(xué)：把經(jīng)過驗(yàn)證的 IC電路以模塊即 IP核以模塊形式加入系統(tǒng)設(shè)計(jì)中。由于使用用例視圖做的規(guī)格說明篇幅比較大。面向?qū)ο蟮那度胧较到y(tǒng)建模同任何軟件密集型系統(tǒng)建模一樣，從系統(tǒng)中的類建模開始。在實(shí)際系統(tǒng)實(shí)施中，絕大多數(shù)系統(tǒng)是采用嵌入式微處理器方式，如單片機(jī)、單板機(jī)或嵌入式微處理器芯片等。而且設(shè)計(jì)方法學(xué)中也運(yùn)用一些基本的研究方法，例如分析和測試。設(shè)計(jì)方法學(xué)是研究產(chǎn)品設(shè)計(jì)規(guī)律、設(shè)計(jì)程序、設(shè)計(jì)中思維和方法的一門綜合性學(xué)科。第五章：講述了系統(tǒng)的設(shè)計(jì)的幾個(gè)關(guān)鍵技術(shù)的研究，包括 ASIP建模、BSP 網(wǎng)絡(luò)驅(qū)動等簡述了基于 web的 ASIP集成設(shè)計(jì)環(huán)境的實(shí)現(xiàn)過程。 論文組織本論文共分六章，各章的組織如下:第一章：緒論，首先介紹了該課題研究背景，包括 ASIP在嵌入式領(lǐng)域中應(yīng)用的意義和和當(dāng)前形勢。再通過 XML來存儲模型的數(shù)據(jù)表格，通過修改模型屬性和 XML參數(shù)可配置相應(yīng)的部件模型和體系3 / 72結(jié)構(gòu)的設(shè)計(jì)，達(dá)到 ASIP設(shè)計(jì)中要根據(jù)具體需求定制的目標(biāo)。此外，目前的ASIP設(shè)計(jì)方法缺乏對具體應(yīng)用領(lǐng)域計(jì)算特征的系統(tǒng)分析，另一方面，針對ASIP系統(tǒng)設(shè)計(jì)的相關(guān)研究工作多對某個(gè)特定的問題展開，雖然也存在一些設(shè)計(jì)環(huán)境，但總體而言沒有從整體系統(tǒng)的層面提供易用、快速和可評估的設(shè)計(jì)方法和環(huán)境。在應(yīng)用需求迅速發(fā)展的趨勢下，對產(chǎn)品上市時(shí)間的要求越來越高，傳統(tǒng)的設(shè)計(jì)方法在系統(tǒng)規(guī)范階段、硬件/軟件設(shè)計(jì)階段和整合測試階段暴露出了軟硬件的開發(fā)過程割裂、設(shè)計(jì)自動化層次低、周期長、缺乏對設(shè)計(jì)重用的支持等問題；設(shè)計(jì)重用是基于 IP 模塊設(shè)計(jì)的最大優(yōu)勢，但隨著 IP模塊的越來越多，也帶來了 IP 模塊功能、接口、電氣特性等復(fù)雜、難于理解等缺點(diǎn)；軟硬件協(xié)同的設(shè)計(jì)方法則存在一個(gè)軟硬件劃分的傳統(tǒng)難題；基于平臺的設(shè)計(jì)方法，目前只提出了一種理論上的概念框架，并沒有完整的設(shè)計(jì)環(huán)境和支撐工具的支持，且難于建立相對穩(wěn)定又有充分靈活性的設(shè)計(jì)框架。因?yàn)?ASIP結(jié)合了通用處理器 GPP和專用集成電路 ASIC的優(yōu)點(diǎn)而受到了越來越多的研究設(shè)計(jì)人員及芯片廠商的關(guān)注。傳統(tǒng)設(shè)計(jì)方法中，以上工作需要手工完成，而且直接使用 HDL語言來進(jìn)行硬件設(shè)計(jì)相當(dāng)困難，導(dǎo)致設(shè)計(jì)周期漫長。ASIP處理器[2]的最主要的優(yōu)點(diǎn)是面向某一個(gè)具體的應(yīng)用，能夠?qū)崿F(xiàn)最優(yōu)的系統(tǒng)平衡（性能、功耗、成本等），靈活性主要體現(xiàn)在根據(jù)應(yīng)用特征，能夠?qū)鶞?zhǔn)的處理器進(jìn)行適當(dāng)?shù)亩ㄖ?，去除某些無關(guān)的處理邏輯，并增加能有明顯提高應(yīng)用性能的特殊功能單元（SFU），最大限度的利用有限的硬件資源。在整個(gè) SoC設(shè)計(jì)中，專用指令集處理器 ASIP（Application Specific Instruction Set Processor）[1]則是一個(gè)重要模塊，它是一種新型的具有處理器結(jié)構(gòu)的芯片，具有可訂制特性，它為某個(gè)或某一類型應(yīng)用而專門設(shè)計(jì)，能夠更高效的解決嵌入式系統(tǒng)設(shè)計(jì)中的實(shí)際問題。隨著嵌入式應(yīng)用的飛速發(fā)展，作為軟硬件高度結(jié)合的嵌入式系統(tǒng)硬件環(huán)境之間差異逐漸增大。ASIP，Application Specific Instruction Set Processor（專用指令集處理器）是一種新型的具有處理器結(jié)構(gòu)的芯片，它為某個(gè)或某一類型應(yīng)用而專門設(shè)計(jì)。通過設(shè)計(jì)基于 Altera CycloneIV的 FPGA小系統(tǒng)版，調(diào)用開源 openrisc軟核的開發(fā)板移植 ubantu系統(tǒng)，實(shí)現(xiàn)以太網(wǎng)功能，先在 Windows系統(tǒng)開發(fā) ASIP集成開發(fā)環(huán)境，然后在 linux系統(tǒng)部署web應(yīng)用程序來測試設(shè)計(jì)的有效性。如基于 Petri網(wǎng)的 ASIP系統(tǒng)設(shè)計(jì)，基于 UML/XML的 ASIP系統(tǒng)級設(shè)計(jì)、基于 GEF框架的 ASIP集成開發(fā)環(huán)境 ，并通過實(shí)例對這些方法進(jìn)行有效性和正確性的嘗試。特授權(quán) 武漢紡織大學(xué) 可以將學(xué)位論文的全部或部分內(nèi)容 編入有關(guān)數(shù)據(jù)庫進(jìn)行檢索，并采用影印、縮印或掃描等復(fù)制手段保存、匯編以供查閱和借閱。除文中已經(jīng)注明引用的內(nèi)容外，本 論文不包含任何其他個(gè)人或集體已 經(jīng)發(fā)表或撰寫過的作品成果。對本文的研究作出重要貢獻(xiàn)的個(gè)人和集體，均已在文中以明確方式 標(biāo)明。同意學(xué)校向國家有關(guān)部 門或機(jī)構(gòu)