【正文】 對于支持指令預(yù)取的 ARM系統(tǒng)，自修改代碼可能帶來潛在的問題。 84 指令預(yù)取和自修改代碼 在 ARM中允許指令預(yù)取。 執(zhí)行的結(jié)果不可預(yù)知。 思考： 0x12345678字數(shù)據(jù)的大小端存儲方式 0x12345678字數(shù)據(jù)的大小端存儲方式 0x12 高位地址 低位地址 0x34 0x56 0x78 大端模式 0x78 高位地址 低位地址 0x56 0x34 0x12 小端模式 82 非對齊的存儲訪問操作 在 ARM中，通常希望字單元的地址是字對齊的(地址的低兩位為 0b00)，半字單元的地址是半字對齊的 (地址的最低位為 0b0)。 在 bigendian格式中，存儲器格式如圖 。這些半字單元的地址可以被 2整除，也就是說該地址的最低位為 0b0。 ARM的地址空間也可以看作是 230個 32位的字單元。這里僅僅介紹 ARM編程模型中與存儲系統(tǒng)相關(guān)的一些概念。 異常總是在 ARM狀態(tài)中進行處理。 返回到發(fā)生異常中斷的指令的下一條指令處執(zhí)行，即將 lr_mode寄存器的內(nèi)容復(fù)制到程序計數(shù)器 PC中。 設(shè)置當(dāng)前程序狀態(tài)寄存器 CPSR中相應(yīng)的位（ M位、 I、 F等）?？捎糜谟脩裟Ｊ较碌某绦蛘{(diào)用特權(quán)操作指令。 70 ARM中異常中斷種類 ARM體系中的異常中斷如表 。 69 在 ARM體系中通常有以下 3種方式控制程序的執(zhí)行流程： 在正常程序執(zhí)行過程中，每執(zhí)行一條 ARM指令，程序計數(shù)器寄存器 (PC)的值加 4個字節(jié)；每執(zhí)行一條 Thumb指令，程序計數(shù)器寄存器 (PC)的值加兩個字節(jié)。 68 ARM體系的異常中斷 只要正常的程序流被暫時中止，處理器就進入異常模式。 T=1表示執(zhí)行 Thumb指令。 中斷禁止位 當(dāng) I=1時禁止 IRQ中斷。 CPSR的 bit[27]屬于DNM(RAZ)。當(dāng)進行減法運算，并且最高位產(chǎn)生借位時 C=0，否則 C=1。大部分的 ARM指令可以根據(jù)CPSR中的這些條件標志位來選擇性地執(zhí)行。在異常中斷程序退出時，可以用 SPSR中保存的值來恢復(fù) CPSR。 58 程序狀態(tài)寄存器 CPSR(當(dāng)前程序狀態(tài)寄存器 )可以在任何處理器模式下被訪問。 由于 ARM指令是字對齊的， PC值的第 0位和第1位總為 0。 R15 程序計數(shù)器 R15又被記作 PC。在子程序中，當(dāng)把 R14的值復(fù)制到程序計數(shù)器 PC中時，子程序即返回。當(dāng)進入異常模式時，可以將需要使用的寄存器保存在R13所指的棧中；當(dāng)退出異常處理程序時，將保存在R13所指的棧中的寄存器值彈出。 ) R13 寄存器 R13在 ARM中常用作棧指針。 備份寄存器 (The banked registers)，包括 R8～ R14。如果 R15使用的方式超出了這些限制，那么結(jié)果將是不可預(yù)測的。但是如果允許在 IRQ模式下的中斷處理程序重新使能 IRQ中斷，并且發(fā)生了嵌套的 IRQ中斷時，外部中斷處理程序保存在 R14_irq中的任何值都將被嵌套中斷的返回地址所覆蓋。 A執(zhí)行過程中調(diào)用程序 B； 操作流程 Lable，執(zhí)行程序 B。在入口，異常處理程序?qū)⒂玫降钠渌拇嫫鞯闹当３值蕉褩Ｖ小＿@樣在發(fā)生 FIQ中斷后，可以加速 FIQ的處理速度。 39 寄存器類別 寄存器在匯編中的名稱 各模式下實際訪問的寄存器 用戶 系統(tǒng) 管理 中止 未定義 中斷 快中斷 通用寄存器和程序計數(shù)器 R0(a1) R0 R1(a2) R1 R2(a3) R2 R3(a4) R3 R4(v1) R4 R5(v2) R5 R6(v3) R6 R7(v4) R7 R8(v5) R8 R8_fiq R9(SB,v6) R9 R9_fiq R10(SL,v7) R10 R10_fiq R11(FP,v8) R11 R11_fiq R12(IP) R12 R12_fiq R13(SP) R13 R13_svc R13_abt R13_und R13_irq R13_fiq R14(LR) R14 R14_svc R14_abt R14_und R14_irq R14_fiq R15(PC) R15 狀態(tài)寄存器 CPSR CPSR SPSR 無 SPSR_abt SPSR_abt SPSR_und SPSR_irq SPSR_fiq R13_fiq R13_irq R13_und R13_abt R13_svc R13 12_fi 12 11_fi11 10_fiq R10 R9_fiq R9 R8_fiq R8 R7 R6 R5 R4 R3 R2 R1 R0 其中 R0～ R7為未分組的寄存器 ，也就是說對于任何處理器模式，這些寄存器都對應(yīng)于相同的 32位物理寄存器。在所有的寄存器中，有些是各模式共用的同一個物理寄存器；有一些寄存器是各模式自己擁有的獨立的物理寄存器。 6個狀態(tài)寄存器。操作系統(tǒng)在該模式下訪問用戶模式的寄存器就比較方便，而且操作系統(tǒng)的一些特權(quán)任務(wù)可以使用這個模式訪問一些受控的資源。當(dāng)特定的異常出現(xiàn)時，處理器進入相應(yīng)的模式。 ARM內(nèi)部寄存器和一些片內(nèi)外設(shè)在硬件設(shè)計上只允許（或者可選為只允許）特權(quán)模式下訪問。 SecurCore系列處理器主要應(yīng)用于一些安全產(chǎn)品及應(yīng)用系統(tǒng)，包括電子商務(wù)、電子銀行業(yè)務(wù)、網(wǎng)絡(luò)、移動媒體和認證系統(tǒng)等。 提供了安全特性，抵制攻擊。 并行讀取 /寫入 (load/store)部件。 高性能的 AHB系統(tǒng)。 在典型的 ，主頻可以達到 400 MIPS的性能。 汽車，通信和信息系統(tǒng)等。 ARM10E系列處理器具體應(yīng)用于以下場合： 下一代的無線設(shè)備，包括視頻電話、 PDA、筆記本電腦和 Inter設(shè)備等。 MPU支持實時操作系統(tǒng)，包括 Vxworks。 可選的 VFP9浮點處理協(xié)處理器。 五級整數(shù)流水線。 汽車，通信和信息系統(tǒng)的 ABS和車體控制等。 數(shù)字消費品，包括機頂盒、家庭網(wǎng)關(guān)、 MP3播放器和MPEG4播放器等。 統(tǒng)一的數(shù)據(jù) cache和指令 cache。 五級整數(shù)流水線。 數(shù)字消費品，包括機頂盒、家庭網(wǎng)關(guān)、 MP3播放器和 MPEG4播放器等。 提供 、 。 眾多的開發(fā)工具。 最高主頻達到 130 MIPS。 噴墨打印機。 Intel的 StrongARM。 ARM9E系列。比如， xM、 ExP。目前是 1～ 6的數(shù)字字符。 15 ARM體系的變種 這里將某些特定功能稱為 ARM體系的某種變種(variant)，例如支持 Thumb指令集，稱為 T變種。這些設(shè)備一方面需要處理器提供高性能，另一方面又需要功耗很低。 更加嚴格地定義了乘法指令對條件標志位的影響。 同時，版本 5還具有以下的特點。 另外，在版本 4中明確定義了哪些指令會引起未定義指令異常。 讀取 (Load)帶符號的字節(jié)和半字數(shù)據(jù)的指令。 增加了指令 MRS和指令 MSR，用于訪問 CPSR寄存器和SPSR寄存器。 10 3. 版本 3 版本 3較以前的版本發(fā)生了比較大的變化。 支持協(xié)處理器的指令。 包括子程序調(diào)用指令 BL在內(nèi)的跳轉(zhuǎn)指令。 7 ARM體系結(jié)構(gòu)的版本 ARM體系結(jié)構(gòu)的 6個版本的特點如下。從版本 1到版本 6， ARM體系的指令集功能不斷擴大。 使用地址自動增加 (減少 )來優(yōu)化程序中循環(huán)處理。 尋址方式簡單。同時，合作伙伴的增多，可獲得更多的第三方工具、制造和軟件支持，又使整個系統(tǒng)成本降低，使產(chǎn)品進入市場的時間加快，從而具有更大的競爭優(yōu)勢。經(jīng)過 11年多的發(fā)展， ARM公司已經(jīng)擁有 700多名員工，其中 60％以上都從事研發(fā)工作。2 第 1章 ARM概述及其基本編程模型 目前，基于 ARM技術(shù)的處理器已經(jīng)占據(jù)了 32位 RISC芯片 75%的市場份額。 ARM擁有廣泛的全球技術(shù)合作伙伴，這其中包括領(lǐng)先的半導(dǎo)體系統(tǒng)廠商、實時操作系統(tǒng) (RTOS)開發(fā)商、電子設(shè)計自動化和工具供應(yīng)商、應(yīng)用軟件公司、芯片制造商和設(shè)計中心。 3 ARM技術(shù)的應(yīng)用領(lǐng)域及其特點 ARM技術(shù)的 IP核在下列領(lǐng)域已經(jīng)取得或正在取得很大的成功。 采用固定長度的指令格式。 Load/Store指令可以批量傳輸數(shù)據(jù)，從而提高數(shù)據(jù)傳輸?shù)男?。同時，各版本中還有一些變種，這些變種定義了該版本指令集中不同的功能。 1. 版本 1 2. 版本 2 3. 版本 3 4. 版本 4 5. 版本 5 6. 版本 6 8 1. 版本 1 本版本在 ARM1中實現(xiàn)，但沒有在商業(yè)產(chǎn)品中使用。 供操作系統(tǒng)使用的軟件中斷指令 SWI。 對于 FIQ模式，提供了額外的兩個備份寄存器。主要改進部分如下： 處理器的地址空間擴展到了 32位，但除了版本 3G(版本 3的一個變種 )外的其他版本是向前兼容的，支持 26位的地址空間。 增加了兩種處理器模式 (數(shù)據(jù)訪問中止模式、未定義指令模式 )，使操作系統(tǒng)代碼可以方便地使用數(shù)據(jù)訪問中止異常、指令預(yù)取中止異常和未定義指令異常。 增加了 T變種，可以使處理器狀態(tài)切換到 Thumb狀態(tài)，在該狀態(tài)下指令集是 16位的 Thumb指令集。版本 4不再強制要求與以前的 26位地址空間兼容。 增加了前導(dǎo)零計數(shù) (count leading zeros)指令，該指令可以使整數(shù)除法和中斷優(yōu)先級排隊操作更為有效。 13 6. 版本 6 ARM體系版本 6是 2022年發(fā)布的。 SIMD功能擴展為包括音頻 /視頻處理在內(nèi)的應(yīng)用系統(tǒng)提供了優(yōu)化功能。目前 ARM定義了一些變種。 表示變種的字符。 17 ARM處理器系列 ARM處理器目前包括下面幾個系列的處理器產(chǎn)品以及其他廠商實現(xiàn)的基于 ARM體系結(jié)構(gòu)的處理器。 ARM10E系列。 18 預(yù)取 （ Fetch） 譯碼 （ Decode） 執(zhí)行 （ Execute） 預(yù)取 （ Fetch） 譯碼 （ Decode） 執(zhí)行 （ Execute） 訪存 （ Memory） 寫入 （ Write） 預(yù)取 （ Fetch） 譯碼 （ Decode） 發(fā)送 （ Issue） 預(yù)取 （ Fetch） 預(yù)取 （ Fetch） 執(zhí)行 （ Execute） 訪存 （ Memory） 寫入 （ Write） 譯碼（ Decode） 發(fā)送 （ Issue） 執(zhí)行 （ Execute） 轉(zhuǎn)換 （ Snny） 訪存 （ Memory） 寫入 （ Write） ARM7 ARM9 ARM10 ARM11 19 項目 ARM7 ARM9 ARM10 ARM11 流水線 3 5 6 8 典型頻率（ MHz） 80 150 260 335 功耗（ mW/MHz） （ +cache） （ +cache） （ +cache） 性能 MIPS**/MHz 架構(gòu) 馮 ?諾伊曼 哈佛 哈佛 哈佛 20 ARM7系列 ARM7系列包括 ARM7TDMI、 ARM7TDMIS、ARM7EJS和 ARM720T 4種類型，主要用于適