【正文】 設(shè) 8031內(nèi)部 RAM中有兩個長度為 30H的數(shù)據(jù)塊，其起始地址分別為 20H和60H，請畫出其硬件電路圖，并編出能把 20H和 60H中的數(shù)據(jù)分別從雙片 DAC0832輸出 采用 825共陰極 LED數(shù)碼管、 740電阻等元器件與 PC總線工業(yè)控制機接口，設(shè)計出 8位的動態(tài)顯示電路。消除這種反射的方法，就必須在電纜的末端跨接一個與電纜的特性阻抗同樣大小的終端電阻，使電纜的阻抗連續(xù) （ 1）長線傳輸干擾 過程通道抗干擾技術(shù) （ 2）長線傳輸干擾的抑制方法 采用終端阻抗匹配或始端阻抗匹配，可以消除長線傳輸中的波反射或者把它抑制到最低限度 雙絞線和同軸電纜 終端匹配： 終端并聯(lián)電阻 始端匹配： 始端串聯(lián)電阻 3. 長線傳輸干擾及其抑制方法 過程通道抗干擾技術(shù) 系統(tǒng)供電與接地技術(shù) 供電技術(shù) 接地技術(shù) 系統(tǒng)供電與接地技術(shù) 1. 系統(tǒng)供電技術(shù) 電源異常的保護措施： UPS 系統(tǒng)供電與接地技術(shù) 1. 系統(tǒng)供電技術(shù) 2． 接地技術(shù) 安全地： 為了保證人身安全、設(shè)備安全而設(shè)置的地線 信號地： 為了保證電路正確工作所設(shè)置的地線，造成電路干擾現(xiàn)象的主要是信號地 系統(tǒng)供電與接地技術(shù) （ 1）地線系統(tǒng)分析 地線是信號電流流回信號源的地阻抗路徑 模擬地： 傳感器、變送器、放大器、 A/D和 D/A轉(zhuǎn)換器中模擬電路的零電位 數(shù)字地： 計算機中各種數(shù)字電路的零電位 安全地： 是使設(shè)備機殼與大地等電位，以避免機殼帶電而影響人身及設(shè)備安全 系統(tǒng)地： 上述幾種地的最終回流點，直接與大地相連 交流地： 計算機交流供電電源地。這是利用屏蔽方法使輸入信號的“模擬地”浮空，從而達(dá)到抑制共模干擾的目的 （ 2）共模干擾的抑制方法 2．共模干擾及其抑制方法 過程通道抗干擾技術(shù) 儀表放大器提高共模抑制比 ： 儀表放大器具有共模抑制能力強、輸入阻抗高、漂移低、增益可調(diào)等優(yōu)點，是一種專門用來分離共模干擾與有用信號的器件 儀表放大器將兩個信號的差值放大。 外部干擾主要是空間電或磁的影響 ， 環(huán)境溫度 、 濕度等氣象條件 內(nèi)部干擾： 是由系統(tǒng)結(jié)構(gòu) 、 制造工藝等決定的 。 CP 74LS 273 SN 75452 V 7 V 0 J 7 J 0 J 1 J 2 . . . . . . . +5V 光電隔離電路 對啟停時間很短的開關(guān)量輸出控制系統(tǒng)，應(yīng)采用光電耦合器 圖 230 光電耦合控制直流電機 8031 74LS 273 +5V DC + M R 1 R 2 R 3 SCR MCS6200 7 8 . . . . 鍵盤接口技術(shù) 獨立式按鍵 行列式鍵盤 軟鍵盤與觸摸屏接口 獨立式按鍵 獨立式按鍵是指直接用輸入端口線構(gòu)成的單個按鍵電路，常用于需要少量幾個按鍵的計算機控制系統(tǒng) 圖 231 具有 8個獨立式按鍵的硬件連線圖 無按鍵按下時， PA0~PA7輸入狀態(tài)均為 1 有按鍵按下時，按鍵對應(yīng)的端口線輸入為 0 上拉電阻 行列式鍵盤 行列式鍵盤（矩陣式鍵盤）常應(yīng)用在按鍵數(shù)量比較多的系統(tǒng)之中 行列式鍵盤由 行線和列線 組成，按鍵設(shè)置在行、列結(jié)構(gòu)的 交叉點 上，行列線分別連在按鍵開關(guān)的 兩端 行列式鍵盤與計算機的連接多采用 I/O接口芯片，如 815 8255等。 若 n=8， 滿量程輸入為 ， 則LSB對應(yīng)于模擬電壓 ＝ 20mV 2/1 n2/1 n指完成一次模擬量到數(shù)字量的轉(zhuǎn)換所需要的時間 所能轉(zhuǎn)換的輸入電壓范圍 A/D轉(zhuǎn)換芯片 DC0809 圖 219 ADC0809內(nèi)部邏輯結(jié)構(gòu) 輸出允許 轉(zhuǎn)換結(jié)束 三位地址 地址鎖存 8位數(shù) 據(jù)輸出 8路 模擬量 輸入 啟動 時鐘 8 路 模 擬 開 關(guān) 比較器 地址 鎖存 與 譯碼 A B C ALE SAR 開關(guān)樹 256RT型 電阻網(wǎng)絡(luò) 控制邏輯與時序 三態(tài)輸 出鎖存 緩沖器 VX VC EOC START CLK IN7 … IN0 D7 … D0 OE Vref（ +） Vref（ ） DAC 1. 內(nèi)部邏輯結(jié)構(gòu) A/D轉(zhuǎn)換芯片 DC0809 1. 內(nèi)部邏輯結(jié)構(gòu) ADC0908由 8通道模擬開關(guān) 、 通道選擇邏輯 （ 地址鎖存與譯碼 ） 、8位 A/D轉(zhuǎn)換器以及三態(tài)輸出鎖存緩沖器 組成 實現(xiàn) 8選 1操作 通道選擇信號 C、 B、 A與所有通道之間的關(guān)系 地址鎖存允許信號（ ALE、正脈沖）完成通道選擇信號 C、 B、 A的鎖存 加至 C、 B、 A上的通道選擇信號在 ALE的作用下送入通道選擇邏輯后，通道 i（， i=0、 … 、7）上的模擬輸入被送至 A/D轉(zhuǎn)換器 （ 1） 8通道模擬開關(guān)及通道選擇邏輯 C B A 選通 的通道 0 0 0 IN0 0 0 1 IN1 0 1 0 IN2 0 1 1 IN3 1 0 0 IN4 1 0 1 IN5 1 1 0 IN6 1 1 1 IN7 表 21 被選通道和地址的關(guān)系 A/D轉(zhuǎn)換芯片 DC0809 1. 內(nèi)部邏輯結(jié)構(gòu) （ 2） 8位 A/D轉(zhuǎn)換器 8位 A/D轉(zhuǎn)換器對輸入端的信號進(jìn)行轉(zhuǎn)換，轉(zhuǎn)換結(jié)果 D（ D=0～ 281）存入三態(tài)鎖存緩沖器 當(dāng) START上收到一個啟動轉(zhuǎn)換命令（正脈沖）后， A/D轉(zhuǎn)換器開始轉(zhuǎn)換， 100us左右（ 64個時鐘周期）后轉(zhuǎn)換結(jié)束（相應(yīng)的時鐘頻率為640kHz） （ 3）三態(tài)輸出鎖存緩沖器 用于存放轉(zhuǎn)換結(jié)果 D 輸出允許信號 OE為高電平時， D由 DO7~DO0上輸出 OE為低電平輸入時，數(shù)據(jù)輸出線 DO7~DO0為高阻狀態(tài) A/D轉(zhuǎn)換芯片 DC0809 1. 內(nèi)部邏輯結(jié)構(gòu) （ 4）時序 ALE START EOC DO7~0 t OE DATAOUT 圖 221 ADC0809的轉(zhuǎn)換時序圖 當(dāng) START上收到一個啟動轉(zhuǎn)換命令（正脈沖）后， A/D轉(zhuǎn)換器開始轉(zhuǎn)換， 100us左右（ 64個時鐘周期）后轉(zhuǎn)換結(jié)束（相應(yīng)的時鐘頻率為640kHz） 轉(zhuǎn)換結(jié)束時， EOC信號由低電平變?yōu)楦唠娖?，通?CPU讀結(jié)果 啟動后， CPU可用查詢方式（將轉(zhuǎn)換結(jié)束信號接至一條 I/O線上時）或中斷方式（ EOC作為中斷請求信號引入中斷邏輯）了解 A/D轉(zhuǎn)換過程是否結(jié)束 A/D轉(zhuǎn)換芯片 DC0809 1. 內(nèi)部邏輯結(jié)構(gòu) ADC0809的量化單位 q=[VREF（ +） VREF（ ） ]/28 通?；鶞?zhǔn)電壓 VREF（ +） =， VREF（ ） =0V，此時q=20mV 轉(zhuǎn)換結(jié)果 D=VIN（ mV） /q（ mV），如 VIN=， D=125 （ 5）轉(zhuǎn)換結(jié)果計算 圖 222 ADC0809引腳圖 2. 引腳結(jié)構(gòu) A/D轉(zhuǎn)換芯片 DC0809 （ 1） IN7~IN0： 8條模擬量輸入通道 （ 2）地址輸入和控制線： 4條 （ 3）數(shù)字量輸出及控制線： 11條 （ 4）電源線及其他： 5條 IN 5 D 7 D 6 D 0 D 1 D 2 D 3 D 4 D 5 V ref(+) OE GND V cc C ADC0809 1 10 9 8 7 6 5 4 3 2 20 14 15 16 17 18 19 13 12 11 IN 3 IN 4 IN 7 IN 6 START EOC CLOCK V ref() ALE A B IN 0 IN 1 IN 2 28 27 26 25 24 23 22 21 MCS51和 ADC0809的接口 圖 223 ADC0809和 8031接線圖 地 址 鎖 存 . 8031 ADC0809 ALE P P P WR RD INT CK D Q Q A 0 A 1 A 2 D 0 D 7 A B C CLK START ALE OE EOC . IN 0 IN 1 IN 7 IN 6 IN 5 IN 4 IN 3 IN 2 + + MCS51和 ADC0809的接口 如圖 223所