eda技術課程設計-四人搶答器設計-wenkub.com
2024-10-23 01:31 本頁面
【正文】 u3:jf port map(clk,rst,en,add,states,a_out,b_out,c_out,d_out)。 end ponent。 end ponent。 end ponent。 architecture bhv of qiangda is ponent qdjb is port(clk2,en,rst:in std_logic。 ta,tb:buffer std_logic_vector(3 downto 0)。 use 。 end if。c_out=c_out。 end if。 elsif add=39。139。 else c_out=c_out1。 end if。 when 0011= if add=39。 then if b_out=0000 then b_out=0000。 else b_out=b_out+1。 end if。039。 then if a_out=1111 then a_out=0000。event and clk=39。d_out=0101。139。 states:in std_logic_vector(3 downto 0)。 library ieee。039。039。 end process p2。 else tb=tb1。139。139。 end process p1。 else ta=ta1。139。139。139。 architecture one of js is signal co:std_logic。 entity js is 計時 port(clk,rst,en,stop:in std_logic。 end one。 end if。t=t+1。039。 elsif clk239。139。 end if 。039。 elsif d=39。139。 then states=0010。tmp=39。139。 then tmp=39。 signal t:std_logic_vector(5 downto 0)。 ring:out std_logic。 use 。例如，時鐘頻率過高或過低都會影響實驗效果。首先，我對 VHDL 語言掌握的更加熟練，在編程時比以前速度更快，準確度更高。 四、心得體會 經過 2 個星期的課程設計，我對 EDA 這門課程有了更加深刻的認識。本 課程設計選擇模式 5，管腳鎖定如上圖，在鎖定后對設計文件進行重新編譯，產生設計電路的下載文件（ .sof）。 ６、編寫頂層文件 頂層文件就是把前面幾個模塊綜合起來，實現(xiàn)整個電路的功能。 ３、數(shù)據(jù)選 擇模塊 該模塊主要實現(xiàn)搶答的數(shù)據(jù)輸入方面的功能，因此，該模塊應該包括 3 個輸入信號 A[3..0]、 B[3..0 ]、 C[3..0]。 ２、本模塊為計時模塊。 二、 方案闡述論證 在概述中，將該電路分為了 5 個模塊，然后編寫頂層文件，在本部分中，我們將詳細敘述該方案的各個部分功能及其實現(xiàn)。這個搶答器有 4 個輸出結果顯示，選手代號，計數(shù)器的個位和十位等。搶答器具有數(shù)據(jù)鎖存和顯示功能。 四人搶答器 一、 摘要與概述 我國科技迅速發(fā)展，而電子行業(yè)這個新興產業(yè)的發(fā)展更是日新月異，在很多行業(yè)和競爭場合都要求有公正的快速的裁決，例如體育競技、證券、股票交易，以及各種智力競賽等。搶答開始后， 4 個
公司管理相關推薦
鄂ICP備17016276號-1