【正文】 時(shí)序仿真可以用來(lái)分析系統(tǒng)中各部分的時(shí)序關(guān)系以及仿真設(shè)計(jì)性能 。 在設(shè)計(jì)輸入和設(shè)計(jì)處理過(guò)程中往往要進(jìn)行功能仿真和時(shí)序仿真 。 通常有原理圖輸入 、 硬件描述語(yǔ)言輸入和波形輸入等多種方式 。 器件的選擇 應(yīng)考慮器件的引腳數(shù) 、 資源 \速度 、 功耗以及結(jié)構(gòu)特點(diǎn) 。 可編程器件的 設(shè)計(jì)過(guò)程 ， 主要包括設(shè)計(jì)準(zhǔn)備 、設(shè)計(jì)輸入 、 設(shè)計(jì)處理和器件編程四個(gè)步驟 ， 同時(shí)包括相應(yīng)的功能仿真 、 時(shí)序仿真和器件測(cè)試三個(gè)設(shè)計(jì)驗(yàn)證過(guò)程 。 計(jì)算機(jī)對(duì)輸入文件進(jìn)行編譯 、 綜合 、 優(yōu)化 、配置操作 ， 最后生成供編程用的文件 ， 可直接編程到可編程邏輯器件的芯片中 。 采用可編程邏輯器件設(shè)計(jì)系統(tǒng)時(shí) ， 可基于芯片設(shè)計(jì) ， 可利用 電子設(shè)計(jì)自動(dòng)化 （ EDA） 工具 來(lái)完成 。 2022/3/13 156 ⑶ 可編程互連資源 (IR) 包括各種長(zhǎng)度的連線(xiàn)線(xiàn)段和一些可編程連接開(kāi)關(guān) 。人們可以控制加載過(guò)程，在現(xiàn)場(chǎng)修改器件的邏輯功能，即所謂現(xiàn)場(chǎng)編程。 FPGA的功能由邏輯結(jié)構(gòu)的配置數(shù)據(jù)決定。 這種互連機(jī)制有很大的靈活性 ， 它允許在不影響引腳分配的情況下改變內(nèi)部的設(shè)計(jì) 。 如果每個(gè)宏單元中的乘積項(xiàng)不夠用時(shí) ， 還可以利用其結(jié)構(gòu)中的共享和并聯(lián)擴(kuò)展乘積項(xiàng) 。 2022/3/13 148 二、復(fù)雜可編程邏輯器件 （ CPLD） 基本包含三種結(jié)構(gòu)： CPLD是陣列型高密度可編程控制器，其基本結(jié)構(gòu)形式和 PAL、 GAL相似，都由可編程的與陣列、固定的或陣列和邏輯宏單元組成，但集成規(guī)模都比PAL和 GAL大得多。 與 PAL和 GAL相比 ， EPLD有以下幾個(gè)特點(diǎn)： (1)由于采用了 CMOS工藝 ， 所以 EPLD具有 CMOS器件低功耗 、高噪聲容限的優(yōu)點(diǎn) 。在低密度器件中，只有 GAL還在使用，主要用在中、小規(guī)模數(shù)字邏輯方面。但只要有一個(gè) OLMC需要構(gòu)成時(shí)序邏輯電路時(shí) ， 就必須使 SYN＝ 0。 共有 8位 ，分別控制 8個(gè) OLMC的輸出極性 。 異或門(mén)：用于選擇輸出信號(hào)的極性 。 2022/3/13 139 GAL16V8的邏輯圖 2022/3/13 140 GAL器件沒(méi)有獨(dú)立的或陣列結(jié)構(gòu)，各個(gè)或門(mén)放在各自的輸出邏輯宏單元（ OLMC）中。 例：普通型 GAL16V8的基本特點(diǎn)。 GAL與 PAL的區(qū)別： ① PAL是 PROM熔絲工藝，為一次編程器件，而GAL是 E2 PROM工藝，可重復(fù)編程； ② PAL的輸出是固定的，而 GAL用一個(gè)可編程的輸出邏輯宏單元（ OLMC）做為輸出電路。 ③ 有上電復(fù)位功能和加密功能 ， 可以防止非法復(fù)制 。 圖 817 PAL的命名 2022/3/13 136 （ 4） PAL的優(yōu)點(diǎn)： ① 提高了功能密度 ， 節(jié)省了空間 。 能記憶原來(lái)的狀態(tài) ， 從而實(shí)現(xiàn)時(shí)序邏輯功能 。 輸出端有一個(gè)三態(tài)緩沖器 ，三態(tài)門(mén)受一個(gè)乘積項(xiàng)的控制 。 輸出端只能輸出信號(hào) ， 不能兼作輸入 。 這 樣，就能方便地構(gòu)成時(shí)序邏輯電路。還有一些 FPLA器件在 或 邏輯陣列輸出端與緩沖器之間設(shè)置了可編程的 異或 門(mén)，以實(shí)現(xiàn)對(duì)輸出的極性進(jìn)行控制，如圖 。 2022/3/13 125 FPLA的規(guī)格用輸入變量數(shù)、 與 邏輯陣列的輸出端數(shù)、 或 邏輯陣列的輸出端數(shù)三者的乘積表示。 按編程部位分類(lèi) LDPLD 分類(lèi) 與陣列 或陣列 輸出電路 可編程類(lèi)型 可編程只讀存儲(chǔ)器 PROM 固定 可編程 固定 半場(chǎng)可編程 現(xiàn)場(chǎng)可編程邏輯陣列FPLA 可編程 可編程 固定 全場(chǎng)可編程 可編程陣列邏輯 PAL 可編程 固定 固定 半場(chǎng)可編程 通用陣列邏輯 GAL 可編程 固定 邏輯宏單元（ OLMC） 半場(chǎng)可編程 2022/3/13 121 ② 高密度 PLD(HDPLD)： 分類(lèi) 結(jié)構(gòu)形式 類(lèi)型 可擦除可編程邏輯器件(EPLD) 與或陣列 陣列型 復(fù)雜可編程邏輯器件 (CPLD) 與或陣列 陣列型 現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA) 門(mén)陣列 單元型 （ 4） PLD器件的優(yōu)點(diǎn) 縮短設(shè)計(jì)周期 ， 降低設(shè)計(jì)風(fēng)險(xiǎn) 高可靠性和可加密性 降低了產(chǎn)品生產(chǎn)的總費(fèi) 2022/3/13 122 （ 5）常采用可編程元件 (存儲(chǔ)單元 )的類(lèi)型： ① 一次性編程的熔絲或反熔絲元件； ② 紫外線(xiàn)擦除、電可編程的EPROM(UVEPROM)存儲(chǔ)單元，即 UVCMOS工藝結(jié)構(gòu)； ③ 電擦除、電可編程存儲(chǔ)單元，一類(lèi)是E2PROM即 E2CMOS工藝結(jié)構(gòu)，另一類(lèi)是快閃(Flash)存儲(chǔ)單元； ④ 基于靜態(tài)存儲(chǔ)器 (SRAM)的編程元件。 半定制 ASIC：按一定規(guī)格預(yù)先加工好的半成品芯片 ， 然后再按具體要求進(jìn)行加工和制造 ， 包括門(mén)陣列 、標(biāo)準(zhǔn)單元和可編程邏輯器件 (PLD)三種 。 特點(diǎn)：有多套獨(dú)立的地址機(jī)構(gòu) (即多個(gè)端口 )，共享存儲(chǔ)單元的數(shù)據(jù) 。 已越來(lái)越多地取代 EPROM， 并廣泛應(yīng)用于通信設(shè)備 、 辦公設(shè)備 、 醫(yī)療設(shè)備 、 工業(yè)控制等領(lǐng)域 。 它以高容量長(zhǎng)壽命鋰電池為后備電源 ， 在低功耗的 SRAM芯片上加上可靠的數(shù)據(jù)保護(hù)電路所構(gòu)成 。理論上屬于 ROM型存儲(chǔ)器；功能上相當(dāng)于 RAM。 2022/3/13 109 2022/3/13 110 其它類(lèi)型存儲(chǔ)器簡(jiǎn)介 1. EEPROM 用電氣方法在線(xiàn)擦除和編程的只讀存儲(chǔ)器。 例：試用 2716EPROM設(shè)計(jì)一個(gè)驅(qū)動(dòng)共陰極八段字符顯示器的顯示譯碼器 。 位擴(kuò)展需 2片芯片 ， 字?jǐn)U展需 2片芯片 ， 共需 4片芯片 。 1024 8的 RAM有 10根地址輸入線(xiàn) A9～ A0。 將 8塊 256 1的 RAM的所有地址線(xiàn)和 CS（ 片選線(xiàn) ）分別對(duì)應(yīng)并接在一起 ， 而每一片的位輸出作為整個(gè)RAM輸出的一位 。為便于擦除，芯片的封裝外殼裝有透明的石英蓋板。 2022/3/13 98 浮置柵 EPROM (a) 浮置柵 MOS管的結(jié)構(gòu) (b) EPROM存儲(chǔ)單元 帶負(fù)電 導(dǎo)通 存 0 不帶電 截止 存 1 2022/3/13 99 浮置柵 EPROM出廠(chǎng)時(shí)，所有存儲(chǔ)單元的FAMOS管浮置柵都不帶電荷， FAMOS管處于截止?fàn)顟B(tài)。 2．可編程只讀存儲(chǔ)器（ PROM） PROM的可編程存儲(chǔ)單元 2022/3/13 97 3．可擦可編程 ROM（ EPROM） 最早出現(xiàn)的是用紫外線(xiàn)照射擦除的 EPROM。 2022/3/13 95 存儲(chǔ)矩陣 為了便于表達(dá)和設(shè)計(jì)，通常將圖 85簡(jiǎn)化如圖 87 所示。 每個(gè)字有 m位 ， 每位對(duì)應(yīng)從 D0、 D … Dm1輸出 （ 稱(chēng)為位線(xiàn) ） 。它是雙列直插 16腳封裝器件，采用 +12V和 177。由于電容的容量很小，以及漏電流的存在，為了保持信息，必須定時(shí)給電容充電，通常稱(chēng)為 刷新 。 當(dāng) CS=1時(shí)，不能對(duì) RAM進(jìn)行讀寫(xiě)操作，所有端均為 高阻態(tài) 。 若 A11A10A9A8A7A6A5A4A3A2A1A0=000000000000 表示選中列地址為 A11A10A9A8=0000、行地址為A7A6A5A4A3A2A1A0=00000000的存儲(chǔ)單元。 當(dāng) R/W =1時(shí)，進(jìn)行 讀出 (Read)數(shù)據(jù)操作。 優(yōu)點(diǎn)：讀寫(xiě)方便，使用靈活。通常手冊(cè)上給出該參數(shù)的上限值，稱(chēng)為最大存取時(shí)間。 半導(dǎo)體存儲(chǔ)器主要是用作微型計(jì)算機(jī)中的內(nèi)存儲(chǔ)器，用于存放系統(tǒng)中的程序和數(shù)據(jù)。用于存放一些臨時(shí)性的數(shù)據(jù)或中間結(jié)果，需要經(jīng)常改變存儲(chǔ)內(nèi)容。 穿孔卡片 → 紙帶 → 磁芯存儲(chǔ)器 → 半導(dǎo)體存儲(chǔ)器 半導(dǎo)體存儲(chǔ)器的優(yōu)點(diǎn)：容量大、體積小、功耗低、存取速度快、使用壽命長(zhǎng)等。 555定時(shí)器 是一種用途很廣的集成電路，除了能構(gòu)成施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器以外，還可以接成各種應(yīng)用電路。但暫穩(wěn)態(tài)的持續(xù)時(shí)間取決于電路內(nèi)部的元件參數(shù)，與輸入信號(hào)無(wú)關(guān)。 利用放電管 T作為一個(gè) 受控電子開(kāi)關(guān) ， 使 電容充電 、 放電 而改變 TH=TR， 則交替置 0、 置 1。 此時(shí)放電管 T截止， VCC通過(guò) R對(duì) C充電。 電路返回穩(wěn)態(tài)后， C通過(guò)導(dǎo)通的放電管 T放電，使電路迅速恢復(fù)到初始狀態(tài)。 當(dāng)觸發(fā)脈沖 uI為高電平時(shí)， VCC通過(guò) R對(duì) C充電，當(dāng) TH = uC≥2/3VCC時(shí)，高觸發(fā)端 TH有效置 0；此時(shí)，放電管導(dǎo)通， C放電， TH = uC =0。 555定時(shí)器的功能表 2022/3/13 67 555定時(shí)器典型應(yīng)用 1. 構(gòu)成施密特觸發(fā)器 思考：施密特觸發(fā)器的特點(diǎn) ？ 回差特性：上升過(guò)程和下降過(guò)程有不同的轉(zhuǎn)換電平 UT＋ 和 UT－ 。 相當(dāng)于一個(gè)受控電子開(kāi)關(guān) 。 2022/3/13 63 （ 3） 基本 RS觸發(fā)器 其置 0和置 1端為低電平有效觸發(fā) 。 當(dāng) U＋ ＞ U－ 時(shí) ， UC輸出高電平 ， 反之則輸出低電平 。 在波形的產(chǎn)生與變換 、 測(cè)量與控制 、 家用電器 、電子玩具等許多領(lǐng)域中都得到了 應(yīng)用 。由于它的頻率穩(wěn)定度很高，所以走時(shí)很準(zhǔn)。 2022/3/13 52 因此，將石英晶體串接在多諧振蕩器的回路中就可組成石英晶體振蕩器，這時(shí)，振蕩頻率只取決于石英晶體的固有諧振頻率 fo，而與 RC無(wú)關(guān)。 而在數(shù)字系統(tǒng)中，矩形脈沖信號(hào)常用作時(shí)鐘信號(hào)來(lái)控制和協(xié)調(diào)整個(gè)系統(tǒng)的工作。 此時(shí) ， uO1通過(guò) R向電容 C充電 。 多諧振蕩器 2022/3/13 47 R的選擇應(yīng)使 G1工作在電壓傳輸特性的轉(zhuǎn)折區(qū) 。 2022/3/13 43 （ 2） . 脈沖定時(shí) 單穩(wěn)態(tài)觸發(fā)器能夠產(chǎn)生一定寬度 tw的矩形脈沖，利用這個(gè)脈沖去控制某一電路，則可使它在 tw時(shí)間內(nèi)動(dòng)作 (或者不動(dòng)作 )。 圖 (b)：用內(nèi)部電阻 R＝ Rint (約為 2kΩ)。 因此 ， 采用可重復(fù)觸發(fā)單穩(wěn)態(tài)觸發(fā)器時(shí)能比較方便地得到持續(xù)時(shí)間更長(zhǎng)的輸出脈沖寬度 。 3. 對(duì)輸入觸發(fā)脈沖寬度的要求 （ 3）最高工作頻率 fmax（或最小工作周期 Tmin） 2022/3/13 37 集成單穩(wěn)態(tài)觸發(fā)器及其應(yīng)用 用集成門(mén)電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器雖然電路簡(jiǎn)單 ， 但輸出脈沖寬度的穩(wěn)定性較差 ， 調(diào)節(jié)范圍小 ，而且觸發(fā)方式單一 。一般，恢復(fù)時(shí)間 tre為（ 3~5）放電時(shí)間常數(shù)（通常放電時(shí)間常數(shù)遠(yuǎn)小于 RC）。當(dāng) uI2上升達(dá)到 G2的 UTH時(shí)，電路會(huì)發(fā)生如下正反饋過(guò)程： 2022/3/13 33 使電路迅速由暫穩(wěn)態(tài)返回穩(wěn)態(tài)， uO1=UOH、 uO= uO2=UOL。 當(dāng) uI產(chǎn)生正跳變時(shí)， uO1產(chǎn)生負(fù)跳變，經(jīng)過(guò)電容 C耦合，使 uI2產(chǎn)生負(fù)跳變， G2輸出 uO產(chǎn)生正跳變； uO的正跳變反饋到 G1輸入端，從而導(dǎo)致如下正反饋過(guò)程： 2022/3/13 31 使電路迅速變?yōu)?G1導(dǎo)通、 G2截止的狀態(tài)，此時(shí)，電路處于 uO1=UOL、 uO=uO2=UOH的狀態(tài)。 由于圖示電路的 RC電路接成微分電路形式，故該電路又稱(chēng)為 微分型 單穩(wěn)態(tài)觸發(fā)器?？梢?jiàn)，施密特觸發(fā)器具有脈沖鑒幅能力。 施密特觸發(fā)與非門(mén)的邏輯符號(hào) 2022/3/13 23 1. 波形變換 將 變化緩慢的波形 變換成矩形波（如將三角波或正弦波變換成同周期的矩形波）。 2022/3/13 21 施密特觸發(fā)反相器 (a) 原理框圖 (b) 電壓傳輸特性 (c) 邏輯符號(hào) 為了提高電路的性能，電路在施密特觸發(fā)器的基礎(chǔ)上，增加了整形級(jí)和輸出級(jí)。 施密特觸發(fā)器的工作波形及電壓傳輸特性 （ a）工作波形 （ b）電壓傳輸特性 3. 重要參數(shù) 上限觸發(fā)轉(zhuǎn)換電平 UT+ 下限觸發(fā)轉(zhuǎn)換電平 UT－ 回差 ΔUT = UT+－ UT－ （通常 UT+＞ UT－ ） 改變 R1和 R2的大小可以改變回差 ΔUT 2022/3/13 20 集成施密特觸發(fā)器的 UT+和 UT－ 的具體數(shù)值可從集成電路手冊(cè)中查到。 當(dāng) uI1下降到 UTH時(shí) ，電路又會(huì)產(chǎn)生以下的正反饋過(guò)程： 電路會(huì)迅速