vhdl課程設(shè)計(jì)--四路搶答計(jì)時(shí)器設(shè)計(jì)-wenkub.com
2025-01-13 03:36 本頁(yè)面
【正文】 End process。 When”1000”=q=”1111111”。 When”0100”=q=”1100110”。 Architecture disp_arc of disp is Begin Process(d) Begin Case d is When”0000”=q=”0111111”。 Use 。 l=ll。 ll:=1001。 end if。139。139。 end count。 use 。 End process。 When “001”=q=d2。 D1,d2,d3:in std_logic_vector(3 downto 0)。 end ch41_arc。 when 1110=q=0100。d4。 architecture ch41_arc of ch41a is begin process(d1,d2,d3,d4) variable tmp:std_logic_vector(3 downto 0)。 use 。 end if。 q2=d2。 q3=’0’。 q1,q2,q3,q4,alm:out std_logic)。 3． 模塊 LOCKB Library ieee。 end if。 a:out integer range 0 to 7)。 end lxl_arc。 architecture lxl_arc of lxl is begin process(cp,clr) begin if clr=’0’ then q=’0’。 Use 。 這些工作一共用了 3 個(gè)上午才完成。在這種積極的氛圍下，我去學(xué)校的圖書館借閱相關(guān)的書籍，認(rèn)真閱讀，結(jié)合教材，把能對(duì)課程設(shè)計(jì)有用的部分記錄下來，并在課程設(shè)計(jì)的時(shí)候充分的發(fā)揮了出來，體現(xiàn)在自己所設(shè)計(jì)的程序中，我們?cè)谡n上所學(xué)的知識(shí)還遠(yuǎn)遠(yuǎn)不足以獨(dú)立完成一個(gè)相當(dāng)龐大的課程設(shè)計(jì)，所以我引用了在圖書館借的一本名叫《 VHDL 數(shù)字電路設(shè)計(jì)與應(yīng)用實(shí)踐教程》的書作為參考，在其原有的程序，四路競(jìng)賽搶答器，的基礎(chǔ)上進(jìn)行修改，并確定為四路，然后在我的程序中加入了模塊6 與模塊 7 模塊 6 即為 COUNT 模塊，它實(shí)現(xiàn)答題時(shí)間的倒計(jì)時(shí)，在計(jì)滿 100s 后送出聲音提示，在次我的 課程設(shè)計(jì)名字就確定為“四路搶答計(jì)時(shí)器”在原有的搶答功能的基礎(chǔ)上增加的倒計(jì)時(shí)功能，而且倒計(jì)時(shí)的時(shí)間長(zhǎng)短是非常容易修改的，現(xiàn)在我的程序里是 100S，也可以被改成 30S，或者被改長(zhǎng)，這使得操作變的跟簡(jiǎn)單，而且具有實(shí)實(shí)在在的意義，不像一些空曠的程序，完成了一定的功能，卻不能直接的體現(xiàn)其現(xiàn)實(shí)的使用價(jià)值。當(dāng)有某一參賽者首先按下?lián)尨痖_關(guān)時(shí)，相應(yīng)顯示燈亮并伴有聲響，此時(shí)搶答器不再接受其他輸入信號(hào)。模塊 CH31A 它對(duì)應(yīng)數(shù)碼管片選信號(hào)，送出需要顯示的信號(hào)。由于沒有時(shí)鐘同步，所以鎖存的延時(shí)時(shí)間只 是硬件的延時(shí)時(shí)間，從而出現(xiàn)鎖存錯(cuò)誤的概率接近零。 圖 倒計(jì)時(shí) 模塊 ADISP 模塊 ADISP，這是一個(gè)七段譯碼器，用來驅(qū)動(dòng)數(shù)碼管。利用 CASE語句來描述總線行為、編碼器、譯碼器 的結(jié)構(gòu)，記得在 VHDL 實(shí)驗(yàn)中我們?cè)?jīng)做過 38譯碼器的實(shí)驗(yàn)，在這個(gè)模塊，我們?cè)趯?shí)驗(yàn)中所掌握的要領(lǐng)充分的發(fā)揮了出來，而且比較容易讀懂，在編譯的過程中也沒有出現(xiàn)錯(cuò)誤， 如圖 ， 當(dāng) 0111 輸出 Q 為 0001 以此類推即實(shí)現(xiàn)了將搶答的結(jié)果轉(zhuǎn)換為二進(jìn)制數(shù)的功能。在多選擇控制的 IF 語句下實(shí)現(xiàn)送出 ALM 的信號(hào)。 圖 數(shù)碼管片選 模塊 LOCKB 模塊 LOCKB，它是鎖存器模塊。當(dāng)執(zhí)行到該 IF 語句時(shí)，就要判斷 IF 語句所指定的條件成立與否，即產(chǎn)生搶答信號(hào)或者復(fù)位的判斷。定義其輸入信號(hào) cp,clr；其輸出信號(hào) Q。最后我把原計(jì)劃的 8 路搶答器改為 4 路搶答器 ，再在課程設(shè)計(jì)的時(shí)候把程序后面加上計(jì)時(shí)功能與聲音提示功能。搶答者和觀眾則通過顯示屏幕上的分?jǐn)?shù)來判別競(jìng)賽都之間的成績(jī)。個(gè)位電路始終顯示為 0 所以將它直接接顯示器的個(gè)位，再把十位的看成個(gè)位加減，依此類 推。兩個(gè)比較器的翻轉(zhuǎn)分別由高電平觸發(fā)THR 和低電平觸發(fā) TRI 的輸入電壓與比較基準(zhǔn)電壓比較決定，其輸出控制 RS 觸發(fā)器 和放電 BJT 晶體客 T 的狀態(tài)。由此可見，觸發(fā)鎖存電路具有時(shí)序電路的特征，是實(shí)現(xiàn)搶答器功能的關(guān)鍵 答題計(jì)時(shí)模塊的任務(wù)是當(dāng)主持人啟動(dòng)這個(gè)計(jì)時(shí)開關(guān)時(shí)開始計(jì)時(shí)，如果在規(guī)定的時(shí)間內(nèi)答完題則答題有效，如果在規(guī)定的時(shí)間內(nèi)沒有完成，則答題無效。在初始狀態(tài)時(shí)，各組計(jì)分給出一個(gè)固定的值并將它掃描顯示在屏幕上，當(dāng)計(jì)分或者要顯示的數(shù)據(jù)發(fā)生變化時(shí)，再次掃描并顯示出來。 （ 3）具有計(jì)分功能。 （ 2）具有 倒計(jì)時(shí) 功能。 把各個(gè)模塊整 合后，通過電路的輸入輸出對(duì)應(yīng)關(guān)系連接起來。而在倒計(jì)時(shí)模塊中，同樣存在著靈活多變的特點(diǎn)， 倒計(jì)時(shí)可以實(shí)現(xiàn) 100 秒，當(dāng)然也同樣可以實(shí)現(xiàn) 30 秒 或者其它。
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1