計(jì)算機(jī)體系結(jié)構(gòu)學(xué)科發(fā)展簡介-wenkub.com
2024-10-13 10:52 本頁面
【正文】 ?程序固有并行性不足，導(dǎo)致并行計(jì)算機(jī)很難達(dá)到理想的加速比 ?處理器之間通信代價(jià)高（即延時(shí)長），同樣將導(dǎo)致加速比下降 六、我國計(jì)算機(jī)體系結(jié)構(gòu)研究進(jìn)展 ?過去重視多處理器并行計(jì)算機(jī)，即高性能計(jì)算機(jī)的研制，如銀河系列超級(jí)計(jì)算機(jī)，以及不對(duì)外公布的軍用超級(jí)計(jì)算機(jī)，曙光服務(wù)器運(yùn)行速度已達(dá)萬億次 /秒 ?前不久對(duì)外宣布的 “ 龍芯 ” 研制成功的消息表明我國有能力研制高性能微處理器。 ?局部性原理告訴我們：可以根據(jù)程序最近訪問的數(shù)據(jù)和指令來預(yù)測(cè)程序?qū)⒁{(diào)用的數(shù)據(jù)和指令 ， 且這一預(yù)測(cè)正確度是比較高的 。 解決辦法 ?在高速 CPU與低速 Memory之間引入一個(gè)小容量的高速緩沖存儲(chǔ)器（ Cache），Cache速度與 CPU速度之差（不足 1個(gè)數(shù)量級(jí)）遠(yuǎn)遠(yuǎn)小于 CPU與 DRAM速度差（ 3個(gè)數(shù)量級(jí)～ 4個(gè)數(shù)量級(jí)），通過將存儲(chǔ)器分級(jí)的方法來緩解這一巨大的速度差，提高計(jì)算機(jī)的性能。 ? 采用靜態(tài)調(diào)度（ piler完成）和 /或動(dòng)態(tài)調(diào)度（硬件完成）方法確定可同時(shí)發(fā)射的指令 3．超長指令字處理器（ VLIW） ?VLIW處理器特點(diǎn) ?一次發(fā)射一條超長指令，其中包含 7個(gè)操作 ，而不像超標(biāo)量處理器那樣一次發(fā)射多條指令 ?在超長指令當(dāng)中多個(gè)操作按規(guī)定搭配順序排列，即指令類型不能任意搭配，操作順序不能任意顛倒 VLIW究竟有多長？ ? 以一個(gè)擁有多個(gè)功能單元的 VLIW處理器為例： ? 設(shè) 7個(gè)功能單元可支持： 2個(gè)整數(shù)操作 、 2個(gè) FP操作 、 2個(gè)存儲(chǔ)器訪問操作和 1個(gè)轉(zhuǎn)移操作 ， 這樣這條含 7個(gè)操作的 VLIW的功能相當(dāng)于 7條指令 ， 為支持每一功能單元正常工作 ， 應(yīng)分配每一功能單元相應(yīng)的數(shù)據(jù)域；一般每個(gè)數(shù)據(jù)域?yàn)?6～ 24位 ? 這一 VLIW長度為： 16 bits 7 = 112 bits 或?yàn)?: 24 bits 7 = 168 bits ? 比較：一個(gè)擁有 7個(gè)功能單元的超標(biāo)量處理器，一次發(fā)射 7條指令，總長度為 32 bits 7=224 bits ?超長指令字的組裝由編譯器完成，即由編譯器作靜態(tài)調(diào)度，選擇無相關(guān)性指令按搭配順序填入超長指令字 ?為充分發(fā)揮 VLIW處理器功能單元的作用，必須要有足夠多的可并行執(zhí)行指令提供給 VLIW，編譯器必須采用功能更強(qiáng)的全局調(diào)度技術(shù) 4．多發(fā)射處理器的技術(shù)難點(diǎn) ?程序固有指令級(jí)并行性有限 是多發(fā)射處理器的本質(zhì)困難，需要的可并行執(zhí)行的指令數(shù)大致等于功能單元數(shù)乘以流水線級(jí)數(shù)。 相同的指令集和組織可以對(duì)應(yīng)不同的硬件實(shí)現(xiàn)形成一個(gè)產(chǎn)品系列 ， 如 PentiumⅡ 和 Celeron， 使 Celeron適用于低端產(chǎn)品 計(jì)算機(jī)體系結(jié)構(gòu)學(xué)科應(yīng)包含上述三方面的內(nèi)容 ?Fig1。 ?簡單講：計(jì)算機(jī)體系結(jié)構(gòu)是一門設(shè)計(jì)計(jì)算機(jī)的學(xué)科 ， 包括計(jì)算機(jī)的指令系統(tǒng)設(shè)計(jì) ， 結(jié)構(gòu)設(shè)計(jì) ， 實(shí)現(xiàn)技術(shù) ， 以及與系統(tǒng)軟件操作系統(tǒng)和編譯器相關(guān)的技術(shù) 。 計(jì)算機(jī)性能高速發(fā)展及其原因 ? 1946年第一臺(tái)通用電子計(jì)算機(jī) ENIAS誕生至今僅 56年 —— 每秒 5000次運(yùn)算加法 ? 計(jì)算機(jī)技術(shù)以驚人速度發(fā)展，并將繼續(xù)高速發(fā)展 ? 1980年百萬美元機(jī)器的性能比不上今年 1千美元的機(jī)器 ? 今天最高性能的微處理器超過 10年前的超級(jí)計(jì)算機(jī) ? 如用于高端網(wǎng)絡(luò)交換機(jī)和最新電子游戲機(jī)的微處理器速度可達(dá)每秒 10億次運(yùn)算 計(jì)算機(jī)性能高速發(fā)展原因 ? ? 技術(shù)進(jìn)步 — 以穩(wěn)定速度發(fā)展，主要指 IC技術(shù) 創(chuàng)新設(shè)計(jì) — 發(fā)展速度不穩(wěn)定，有時(shí)快有時(shí)慢 各年代的性能提高速率 年代 性能的年 提高率 原因 1970年代初 25%30% 1970年代末 35% 微處理器芯片廣泛應(yīng)用 1980年代末 58% RISC體系結(jié)構(gòu) 、 Cache等創(chuàng)新設(shè)計(jì)技術(shù) 截止 2020年微處理器性能增長率 RISC、 Cache技術(shù)發(fā)展階段 ? RISC體系結(jié)構(gòu)發(fā)展又可分為兩個(gè)階段 ? 早期集中發(fā)展指令級(jí)并行技術(shù) ? 后期集中
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1