freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內容

基于c51單片機的數(shù)據(jù)采集系統(tǒng)設計-資料下載頁

2024-12-04 01:27本頁面

【導讀】與數(shù)字域之間必不可少的紐帶,它的存在具有著非常重要的作用。本文介紹的重點是數(shù)。據(jù)采集系統(tǒng),而該系統(tǒng)硬件部分的重心在于單片機。數(shù)據(jù)采集與通信控制采用了模塊化。心,還包括A/D模數(shù)轉換模塊,顯示模塊,USB接口和串行接口部分。據(jù)采集并應答主機的命令。8路被測電壓通過模數(shù)轉換器PCF8591進行模數(shù)轉換,實現(xiàn)對。軟件部分應用Keiluvision3編寫控制軟件,對數(shù)據(jù)

  

【正文】 總線形式: P0和 P2組成的 16位地址地址總線; P0分時復用為 8位數(shù)據(jù)總線; ALE、 PSEN、 RST、 EA和 P3口的 INT0、 INT T0、 T WR、 RD以及P1口的 T T2EX組成控制總線;而 P3口的 RXD、 TXD組成串行通信總線。 STC89C52 單片機的管腳說明 VCC:供電電壓。 GND:接地。 P0 口: P0 口為一個 8 位漏級開路雙向 I/O 口,每腳可吸收 8 個 TTL 門電流。當 P1 口的管腳第一次寫 1時,被定義為高阻輸入。 P0 能夠用于外部程序數(shù)據(jù)存儲器,它可以被定義為數(shù)據(jù) /地址的第八位。在 FLASH 編程時, P0 口作為原碼輸入口,當 FLASH 進行校驗時, P0 輸出原碼,此時 P0 外部必須被拉高。 P1 口: P1 口是一個內部提供上拉電阻的 8 位雙向 I/O 口, P1 口緩沖器能接收輸出 4 TTL 門電流。 P1 口管腳寫入 1 后,被內部上拉為高,可用作輸入, P1 口被外部下拉 為低電平時,將輸出電流,這是由于內部上拉的緣故。在 FLASH 編程和校驗時, P1 口作為第八位地址接收。 P2 口: P2 口為一個內部上拉電阻的 8 位雙向 I/O 口, P2 口緩沖器可接收,輸出 4 個 TTL 門電流,當 P2 口被寫 1時,其管腳被內部上拉電阻拉高,且作為輸入。并因此作為輸入時, P2 口的管腳被外部拉低,將輸出電流,這是由于內部上拉的緣故。 P2 口當用于外部程序存儲器或 16 位地址外部數(shù)據(jù)存儲器進行存取時, P2 口輸出地址的高八位。在給出地址 1時,它利用內部上拉優(yōu)勢,當對外部八位地址數(shù)據(jù)存 儲器進行讀寫時, P2 口輸出其特殊功能寄存器的內容。 P2 口在 FLASH 編程和校驗時接收高八位地址信號和控制信號。 P3 口: P3 口管腳是 8 個帶內部上拉電阻的雙向 I/O 口,可接收輸出 4 個 TTL 門電流。當 P3 口寫入 1后,它們被內部上拉為高電平,并用作輸入。作為輸入,由于外部下拉為低電平, P3 口將輸出電流( ILL)這是由于上拉的緣故。 P3 口也可作為 ST89C52 的一些特殊功能口 ,P3 口管腳備選功能 : RXD(串行輸入口); TXD(串行輸出口); INT0(外部中斷 0); INT1(外部中斷 1); T0(計時器 0 外部輸入); T1(計時器 1 外部輸入); WR (外部數(shù)據(jù)存儲器寫選通); RD (外部數(shù)據(jù)存儲器讀選通); P3 口同時為閃爍編程石家莊鐵道大學畢業(yè)設計 和編程校驗接收一些控制信號。 RST:復位輸入。當振蕩器復位時,要保持 RST 腳兩個機器周期的高電平時間。 ALE/PROG:當訪問外部存儲器時,地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在 FLASH 編程期間,此引腳用于輸入編程脈沖。在平時, ALE 端以不 變的頻率周期輸出正脈沖信號,此頻率為振蕩器頻率的 1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是:每當用作外部數(shù)據(jù)存儲器時,將跳過一個 ALE 脈沖。如想禁止 ALE 的輸出可在 SFR 8EH 地址上置 0。此時, ALE 只有在執(zhí)行 MOVX, MOVC 指令是 ALE 才起作用。另外,該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止,置位無效。 PSEN :外部程序存儲器的選通信號。在由外部程序存儲器讀取指令期間,每個機器周期兩次 PSEN 有效。但在訪問外部數(shù)據(jù)存儲器時,這兩次有效的 PSEN 信號將不出現(xiàn)。 EA /VPP:當 EA 保持低電平時,則在此期間外部程序存儲器( 0000HFFFFH),不管是否有內部程序存儲器。注意加密方式 1 時, EA 將內部鎖定為 RESET;當 EA 端保持高電平時,此間內部程序存儲器。在 FLASH 編程期間,此引腳也用于施加 12V 編程電源( VPP)。 XTAL1:反向振蕩放大器的輸入及內部時鐘工作電路的輸入。 XTAL2:來自反向振蕩器的輸出。 XTAL1 和 XTAL2 分別為反向放大器的輸入和輸出。該反向放大器可以配置為片內振蕩器。石晶振蕩 和陶瓷振蕩均可采用。如采用外部時鐘源驅動器件, XTAL2 應不接。由于輸入至內部時鐘信號要通過一個二分頻觸發(fā)器,因此對外部時鐘信號的脈寬無任何要求,但必須保證脈沖的高低電平要求的寬度。 整個 EPROM 陣列和三個鎖定位的電擦除可通過正確的控制信號組合,并保持 ALE 管腳處于低電平 10ms 來完成。在芯片擦除操作中,代碼陣列全被寫 1且在任何非空存儲字節(jié)被重復編程以前,該操作必須被執(zhí)行。 ( 1)地址線上輸入欲編程的存儲單元地址;( 2)在數(shù)據(jù)線上輸入編程數(shù)據(jù);( 3)加正確的控制信號組合;( 4)在 高壓 模式下使 VPP 為 12V;( 5)在 ALE 引腳上加一次負脈沖,可對 FLASH 存儲器的一個字節(jié)或保密位進行編程。編程一個字節(jié)的周期是內部自定時的,典型時間不會超過 。改變編程的存儲單元地址和編程數(shù)據(jù)重復步驟( 1)~( 5),直到編程文件最后。此外, STC89C52 設有穩(wěn)態(tài)邏輯,可以在零頻率的條件下靜態(tài)邏輯,支持兩種軟件可選的掉電模式。在閑置模式下, CPU 停止工作,但 RAM、定時器、計數(shù)器、串口和中斷系統(tǒng)仍在工作。在掉電模式下,保存 RAM 的內容并且凍結振蕩器,禁止所用其他芯片功能,直 到下一個硬件復位為止。 6. 主要工作和內容安排 綜上所述,本著實用、可靠、安全、簡潔及經濟等設計原則,設計開發(fā)了基于單片機STC89C52 石家莊鐵道大學畢業(yè)設計 LED數(shù)碼顯示器的應用原理 簡單的講, LED數(shù)碼顯示器就是由發(fā)光二極管組成的,其內部結構如圖 ,LED數(shù)碼顯示器有兩種連接方式: ( 1)共陰極接法:把發(fā)光二極管的陰極連在一起構成公共陰極,使用時公共陰極接地。每個發(fā)光二極管的陽極與輸入端相連。如圖 ( 2)共陽極接法。把發(fā)光二極管的陽極連在一起構成公共陽極,使用時公共陽極接 +5V,每個發(fā)光二 極管的陰極通過電阻與輸入端相連。如圖 : 圖 LED內部結構 圖 共陰極接法 圖 為了顯示字符,要為 LED顯示器提供顯示段碼(或稱字形代碼),組成一個“ 8”字的七段,再加上 1個小數(shù)點位,共計八段。各段位碼位的對應關系如表 。 表 段位碼對應關系 段位碼 D7 D6 D5 D4 D3 D2 D1 D0 位碼段 dp g f e d c b a 石家莊鐵道大學畢業(yè)設計 模數(shù)轉換器 PCF8591 在我們所采集的數(shù)據(jù)電壓值是隨著滑動變阻器的旋轉而不斷改變的,而要對這些數(shù)據(jù)進行處理 ,則需要將其轉換為數(shù)字量, A/D 轉換器就是為了將連續(xù)變化的模擬量轉換成計算機能接受的數(shù)字量。 按模擬量轉換成數(shù)字量的原理可以分為 3 種:雙積分式、逐次逼近式及并行式A/D 轉換器。而該系統(tǒng)選用的是 PCF8591,下面就具體的介紹一下 PCF8591 的工作原理。 PCF8591 是具有 I2C 總線接口的 8位 VD 及 D/A 轉換器。有 4 路 A/D 轉換輸入, 1路 D/A 模擬 輸出。這就是說,它既可以作 A/D 轉換也可以作 D/A 轉換。 A/D 轉換為逐次比較型。引腳圖如圖 1所示。結構圖如圖 2 所示。電源電壓典型值為 SV。 AINO~ AIN3:模擬信號輸入端。 AO~ A3:引腳地址端。 VDD、 Vss:電源端。 (~ 6V) SDA、 SCL: I2C 總線的數(shù)據(jù)線、時鐘線。 OSC:外部時鐘輸入端,內部時鐘輸出端。 EXT:內部、外部時鐘選擇線使用內部時鐘時 EXT 接地。 AGND:模擬信號地。 AOUT: D/A 轉換輸出端。 VREF:基準電源端。 圖 PCF8591 的引腳圖 石家莊鐵道大學畢業(yè)設計 PCF8591 與 STC89C52 單片機的接口方式,如圖 所示: 圖 PCF8591 與單片機的連接圖 PCF8591 采用典型的 I2C 總線接口器件尋址方法,即總線地址由器件地址、引腳地址和方向位組成。飛利蒲公司規(guī)定 A/D 器件地址為 1001。引腳地址為 A2 A1 A0,其值由用戶選擇,因此 I2C 系統(tǒng)中最多可接 8個具有 I2C 總線接口的 A/D 器件。地址的最后一位為方向位 R/w,當主控器對 A/D 器件進行讀操作時為 1,進行寫操作時為 0??偩€操作時,由器件地址、引腳地址和方向位組成的從地址為主控器發(fā)送的第一字節(jié)。 控制字節(jié): 控制字節(jié)用于實現(xiàn)器件的各種功能,如模擬信號由哪幾個通道輸入等。控制字節(jié)存放在控制寄存器中。總線操作時為主控器發(fā)送的第二字節(jié)。其格式如下所示: 石家莊鐵道大學畢業(yè)設計 MSB LSB 0 D7 D6 D5 D4 D3 D2 Dl DO 其中: Dl、 DO 兩位是 A/D 通道編號: 00 通道 0, 01 通道 1, 10 通道 2, 通道 3 D2 自動增益選擇(有效位為 1)。 D D4 模擬量輸入選擇: 00 為四路單數(shù)入、 01 為三路差分輸入、 10 為單端與差分配合輸入、 11 為模擬輸出允許有效。 當系統(tǒng)為 A/D 轉換時,模擬輸出允許為 0。模擬量輸入選擇位取值由輸入方式決定:四路單端輸入時取 00,三路差分輸入時取 01,單端與差分輸入時取 10,二路差分輸入時取 11。最低兩位時通道編號位,當對 0 通道的 模擬信號進行 A/D 轉換時取 00,當對 1 通道的模擬信號進行 A/D 轉換時取 01,當對 2通道的模擬信號進行 A/D轉換時取 10,當對 3 通道的模擬信號進行 A/D 轉換時取 11。 在進行數(shù)據(jù)操作時,首先是主控器發(fā)出起始信號,然后發(fā)出讀尋址字節(jié),被控器做出應答后,主控器從被控器讀出第一個數(shù)據(jù)字節(jié),主控器發(fā)出應答,主控器從被控器讀出第二個數(shù)據(jù)字節(jié),主控器發(fā)出應答?一直到主控器從被控器中讀出第 n 個數(shù)據(jù)字節(jié),主控器發(fā)出非應答信號,最后主控器發(fā)出停止信號。 第五章 軟件部分 單片機主程序設計 本數(shù)據(jù)采集系統(tǒng)系統(tǒng)的設計有一個主 程序 ,六個子程序部分,六個子程序部分分別為 I2C通信的啟動 i2c_start()與停止 i2c_stop()操作、 I2C通信的應答 i2c_ACK()與非應 i2c_waitACK()答操作、 I2C 通信的數(shù)據(jù)發(fā)送 i2c_sendbyte()與接收i2c_recbyte()操作、 I2C 通信的讀數(shù)據(jù) i2c_readbyte()操作、采用 UART 發(fā)送數(shù)據(jù)UART_Send_Byte()到 PC 機界面操作、數(shù)碼管數(shù)據(jù)的顯示與刷新 refresh()操作。 ( 1)主程序 石家莊鐵道大學畢業(yè)設計 主程序對系統(tǒng)進行初始化,先讀取 I2C 通信中的讀數(shù)據(jù)函數(shù) 的數(shù)據(jù),通過 UART發(fā)送數(shù)據(jù)到 PC 機界面,同時將所讀的十六進制的數(shù)據(jù)轉換為十進制的數(shù)據(jù)顯示在四位數(shù)碼管上。其流程圖見圖 圖 主程序 ( 2) I2C 通信的啟動 i2c_start()與停止 i2c_stop()操作 該子程序部分 SCL 為高電平期間,數(shù)據(jù)線上的數(shù)據(jù)必須保持穩(wěn)定,只有 SCL 信號為低電平期間, SDA 狀態(tài)才允許變化。如圖所示: 開始 I2C 通信的讀數(shù)據(jù) UART 發(fā)送數(shù)據(jù)到 PC 機界面顯示 將所讀十六進制數(shù)據(jù)轉換為十進制數(shù)據(jù) LED 顯示 石家莊鐵道大學畢業(yè)設計 ( 3) I2C 通信的應答 i2c_ACK()與非應 i2c_waitACK()答操作 該子程序部分在主機寫數(shù)據(jù)時,每發(fā)送一個字節(jié),接收機需要回復一個應答位“ 0”,通過應答位來判斷從機是否接收成功。主機讀數(shù)據(jù)時,接收一個字節(jié)結束后,主機也需要發(fā)送一應答位“ 0”,但是當接收最后一個字節(jié)結束后,則需發(fā)送一個非應答位“ 1”,發(fā)完了 1 后,再發(fā)一個停止信號,最終結束通信。其流程圖如圖 所示 ( 4) I2C 通信的數(shù)據(jù)發(fā)送 i2c_sendbyte()與接收 i2c_recbyte()操作 I2C 總線是數(shù)據(jù)線 SDA 和時鐘 SCL 構成的串行總線,可發(fā)送和接收數(shù)據(jù)。該子程序部分 是通過改變 SDA和 SCL的高低電平來實現(xiàn)控制 24C01從而實現(xiàn)發(fā)送和接收。 SCL為高電平期間,數(shù)據(jù)線上的數(shù)據(jù)必須保持穩(wěn)定,只有 SCL 信號為低電平期間, SDA 狀態(tài)才允許變化。如圖
點擊復制文檔內容
研究報告相關推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1