【正文】 制。圖43 week模塊的RTL鬧鐘模塊東北大學(xué)信息學(xué)院鬧鐘模塊alarm是對鬧鐘時和分的預(yù)置（set=10 or 11）。時為24進(jìn)制，分為60進(jìn)制。圖43 alarm模塊的RTL另外，在頂層模塊timekeeper，當(dāng)鬧鐘預(yù)置時間與計時時間相同時（僅時、分），鬧鐘響鈴，當(dāng)不對其進(jìn)行任何操作時，響鈴維持1分鐘。響鈴模塊響鈴模塊alarm是對鬧鐘響鈴的控制。其中主要包含：Enable：當(dāng)enable=1時，鬧鐘可以工作。Sp2 ：當(dāng)頂層模塊鬧鐘時間與計時相等時，sp2=1，響鈴開啟。Stop ：鬧鐘停止并不再響鈴。Pass ：鬧鐘停止但三分鐘后再響，循環(huán)5次。Sp ：響鈴輸出。Sp=1時響鈴，sp=0時不響。本模塊主要使用的方法是狀態(tài)機(jī)。相應(yīng)狀態(tài)轉(zhuǎn)換圖如下：東北大學(xué)信息學(xué)院圖 44 響鈴模塊狀態(tài)轉(zhuǎn)換圖在狀態(tài)t_pass時，使用計數(shù)的方法實現(xiàn)對3分鐘，5次循環(huán)的計數(shù)。圖 45 計數(shù)的流程圖東北大學(xué)信息學(xué)院圖46 speak模塊的RTL分頻模塊分頻模塊fenpin使輸入為1KHZ時鐘信號時，接入電路經(jīng)分頻后仍能按1HZ即1s計數(shù)。圖47 fenpin模塊的RTL顯示模塊顯示模塊led即七段數(shù)碼管的顯示電路。東北大學(xué)信息學(xué)院圖48 led模塊的RTL 程序包模塊程序模塊是對各模塊所用到的函數(shù)的定義，通過程序包package定義時、日、月、年等的增減函數(shù)（procedure），并用程序包體package body具體說明函數(shù)的內(nèi)容。，使程序書寫更加方便簡潔。仿真與分析 仿真結(jié)果h_m_s模塊東北大學(xué)信息學(xué)院表示當(dāng)up=1時，時鐘時（set=5）、分（set=6）、秒（set=7）從0開始加。圖 51date模塊以下為對應(yīng)月份截圖。另外，當(dāng)日期由最末變?yōu)?時，ov進(jìn)1以控制year_mon模塊。（1）大月：每月31天。圖521（2）小月：每月30天。圖522（3）平年2月：每月28天。東北大學(xué)信息學(xué)院圖523（3）閏年2月：每月29天。圖524year_mon模塊圖53week模塊前半部分up=1，為加，1~7，后半部分up=0，為減，6~1圖54alarm模塊下圖反映對鬧鐘時（set=10）、分（set=11）的預(yù)置，up=1為加。圖 55speak模塊（1）按下pass由下圖可見，當(dāng)時間相同sp為高電平；按下pass后sp變?yōu)榈碗娖剑昼姈|北大學(xué)信息學(xué)院后sp又為高電平。圖561（2）按下stop由下圖可見，當(dāng)時間相同時sp為高電平，按下stop后sp變?yōu)榈碗娖?。圖 562 仿真分析各模塊仿真均可實現(xiàn)，且波形顯示可以實現(xiàn)預(yù)想的功能。課程設(shè)計總結(jié)通過這次的課程設(shè)計，我又一次系統(tǒng)的復(fù)習(xí)了VHDL語言，通過實踐對VHDL語言和EDA技術(shù)有了更具現(xiàn)實性應(yīng)用性的了解，并熟練了相關(guān)軟件的使用方法。此次課程設(shè)計的內(nèi)容是數(shù)字鐘，我學(xué)會了如何利用元件例化將各個模塊結(jié)合起來，而不是一味的想起一個功能設(shè)計一個功能，而是有一個總體的自上而下的設(shè)計，建立基本的設(shè)計框圖（如圖 31），再進(jìn)行具體的設(shè)計。在程序調(diào)試的過程中，出現(xiàn)了很多的問題。我發(fā)現(xiàn)往往是一行出現(xiàn)了錯誤導(dǎo)致了接下來一系列錯誤的出現(xiàn)。還有在仿真中出現(xiàn)錯誤的紅線，并出現(xiàn)了‘U’字符，全都是未設(shè)置初值所致。而在設(shè)置初值時仍然出現(xiàn)了問題。最開始我想定義一個clr信號，當(dāng)clr為高電平時各功能清零，但是在實際仿真時，由于常常要看在月末或類似23時59分59秒這樣的時刻是否有進(jìn)位信號進(jìn)為高電平，從零開始顯然讓仿真變的十東北大學(xué)信息學(xué)院分麻煩，如果可以直接賦初值到接近進(jìn)位的時刻就會讓仿真變得簡便。即使用信號賦初值的方法對信號進(jìn)行賦初值，既解決錯誤又利于仿真。在最后對頂層仿真時出現(xiàn)了很多的問題，最后發(fā)現(xiàn)都是未對應(yīng)的問題。當(dāng)然，我的設(shè)計還有很多不足的地方。比如有一處的競爭冒險產(chǎn)生的毛刺沒有解決。最開始是將speak模塊控制信號sp2的相關(guān)程序?qū)懺诹薬larm模塊，仿真時發(fā)現(xiàn)在一處出現(xiàn)了毛刺，在對鬧鐘進(jìn)行預(yù)置時分時的第一個時間都未足一個時鐘周期（如圖 55）。后來我想是否因為alarm模塊有兩個process進(jìn)程，就將sp2的相關(guān)程序挪到了頂層模塊，但是最后還是沒有實現(xiàn)。咨詢了一下同學(xué)們，他們都說這沒有問題，不需要解決，所以就沒有解決這個問題。此次課程設(shè)計我學(xué)到了很多，但是我覺得應(yīng)該放在剛剛考完EDA之后，那時候?qū)χ皇怯浀帽容^清楚，不像在這次設(shè)計時很多知識都想不起來了。其他的對我?guī)椭己艽?。參考文獻(xiàn) 李景華，：東北大學(xué)出版社，2000 2 ：電子工業(yè)出版社，1996 3 可編程邏輯器件與數(shù)字系統(tǒng)設(shè)計[M].北京航天航空大學(xué)出版社,1999 4 劉真,[M ]北京:高等教育出版社,2002 5 [M].北京:清華大學(xué)出版社,1997第五篇：電子課設(shè) 心得體會電子課設(shè)心得體會本次課設(shè)的任務(wù)是完成一個電子鐘，要求有計時，周顯示與整點報時功能。整個電路系統(tǒng)大體由秒脈沖發(fā)生器，計數(shù)譯碼顯示功能模塊，整點報時蜂鳴器電路模塊組成。在設(shè)計過程中，主要的感受有幾點：第一，理論基礎(chǔ)要扎實。電子鐘的課設(shè)最基礎(chǔ)的部分就是電子課上的計時器內(nèi)容，在清楚計時器，觸發(fā)器，邏輯電路等集成元器件和相關(guān)電路工作原理的前提下，才能對任務(wù)有一個清晰明確的了解和設(shè)想出解決方案。第二，線路布局要有全局觀念。在明確電子鐘整體工作原理和組成部分以及它們的相互聯(lián)系后，才能規(guī)劃出合理，操作性強(qiáng)的布線布局。這一點我深有體會，當(dāng)初布局時一味強(qiáng)調(diào)緊湊，想為后來的電路留出空間，結(jié)果造成了整體電路布線的疏密不均，大量導(dǎo)線集中在一塊區(qū)域內(nèi)，為日后的排查調(diào)試工作帶來了巨大的工作量。第三，要用模塊化的思想來處理具體任務(wù)。所謂復(fù)雜，不過是簡單的堆砌。整個系統(tǒng)的電路紛繁復(fù)雜，所以要用模塊化的思想來拆分具體任務(wù)，之后再逐一解決。我將電路系統(tǒng)拆分為秒脈沖發(fā)生器，計數(shù)譯碼顯示功能模塊和整點報時蜂鳴器電路模塊，化整為零，大大提高了設(shè)計效率。在制作過程中，明顯感覺到，知易行難。真正的工程遠(yuǎn)沒有理想的設(shè)計模型那么簡單。尤其是插線，極端需要細(xì)致耐心，剪線頭時稍有疏忽，就容易造成接觸不良，而對錯面包板上的洞眼，更是令人欲哭無淚的差錯。在調(diào)試過程中，對排錯的不易深有體會。經(jīng)過不斷摸索，總結(jié)出了一套流程。一旦出現(xiàn)問題，第一，由現(xiàn)象分析問題的來源。第二，通過初步電位測試，縮小和確定故障的范圍。第三，對照圖紙，注意檢查芯片各引腳的結(jié)線。第四，檢查引腳的線頭，芯片的引腳等是否存在接觸問題。第五，改動后再次上電觀察故障的表現(xiàn)情況有無變化。第六，當(dāng)以上一切都不起作用時，向老師匯報電位測量結(jié)果，請教老師的經(jīng)驗，或者參照同學(xué)類似問題的結(jié)局方法。通過這次課設(shè)的工程鍛煉，我感到，行百里者半八十，面對浩大復(fù)雜的具體工程，一定要有信心，恒心，耐心和決心。打好基礎(chǔ)，從小到大，由淺入深，從局部到整體，以弄清工作原理為第一要務(wù)，在這一基礎(chǔ)上，小心謹(jǐn)慎，細(xì)致耐心地動手搭建。遇見問題要多觀察，多思考，用邏輯分析和經(jīng)驗來分析解決問題。最后覺得，小小一個電子鐘就有如此復(fù)雜的工作量，確實應(yīng)該使用Proteus等電路電子設(shè)計仿真軟件進(jìn)行設(shè)計和仿真調(diào)試，這能極大地解放設(shè)計人員，減輕勞動量，提高工作效率和成品質(zhì)量。05101064江一帆