【導(dǎo)讀】用表和數(shù)字存儲(chǔ)示波器的功能。ARM7該系統(tǒng)具有操作簡(jiǎn)便、界面直觀等特點(diǎn)。本論文主要論述了一種智能多用表的各種模塊的設(shè)計(jì)及實(shí)現(xiàn)。在對(duì)數(shù)字式示波表。結(jié)合了各個(gè)任務(wù)電路圖；為智能多用表的設(shè)計(jì)提供了比較好的設(shè)計(jì)思路。

　　

【正文】 平 0 1 0 鎖相環(huán)基準(zhǔn)頻率 0 1 1 M 計(jì)數(shù)器輸出 1 0 0 以 CMOS 電平輸出 FOUT 1 0 1 輸出低電平 1 1 0 鎖相環(huán)旁路模式 1 1 1 以 CMOS 電平輸出 FOUT／ 4 本系統(tǒng)將 T[2： 0]配置為 100，即 TEST 以 CMOS 電平輸出 FOUT，在這種情況下， TEST 輸出頻率的范圍在 25MHz~400MHz 之間，當(dāng) N 限定在 4 或 8 時(shí)，輸出頻率在 25MHz~100Mz 之間（參見 表 04）。 在本系統(tǒng)所采用的串口編程模式下， MC12429 在串行時(shí)鐘輸入 S_CLOCK的 上升沿對(duì)串行數(shù)據(jù)輸入引腳 S_DATA 電平進(jìn)行采樣，并將采樣得到的數(shù)據(jù)移入 14 位的移位寄存器中，所有的數(shù)據(jù)傳輸完后通過 S_LOAD 的下降沿將移位寄存器的值鎖存到相應(yīng)的分頻計(jì)數(shù)器中，達(dá)到設(shè)定輸出頻率 FOUT 的目的。LPC2290 對(duì) MC12429 進(jìn)行編程時(shí)，先 傳輸 T[2： 0]，再傳輸 N[1： 0]，最后傳輸M[8： 0]，不論是 T，還是 N， M，都是先傳輸高位 (MSB)。 ADC 采樣模塊設(shè)計(jì) 該系 統(tǒng)中的 數(shù)字存儲(chǔ)示波 器 要顯示信號(hào)波形首先要對(duì)模擬信號(hào)進(jìn)行采樣。所謂采樣就是對(duì)模擬信號(hào)進(jìn)行量化的過程。而量化過程實(shí)際上存在著許多限制。首先，它要受到量化范圍的限制。由于 A/D 總有一定的輸入量程，超出了該量程，轉(zhuǎn)換結(jié)果就會(huì)出現(xiàn)很大的誤差。例如，信號(hào)如果超出了上限，那么 A/D 只能給江西理工大學(xué) 20xx 屆本科生畢業(yè)設(shè)計(jì) （ 論文 ） 23 出最大碼值；反之，如果超出了下限，只能給出最小碼值。這樣，采樣結(jié)果就會(huì)相對(duì)于模擬信號(hào)產(chǎn)生很大的畸變，不能有效的反映真實(shí)的信號(hào)信息。另外， A/D對(duì)量化值進(jìn)行編碼的位數(shù)決定了采樣模擬信號(hào)的精確性。編碼位數(shù)越多，對(duì)模擬信號(hào)的分辨率也就越 高，采樣出來的信號(hào)電壓值也就更準(zhǔn)確。在實(shí)際應(yīng)用中我們選擇的模 /數(shù) 轉(zhuǎn)換 器（ ADC）是 LPC2138 上自帶的 A/D 轉(zhuǎn)換器 ，它的基本性能描述如下 [11] ： ? 1 個(gè) 10 位 8 路 A/D 轉(zhuǎn)換器 ， 每 路 最大 采樣率 ； ? 8 個(gè)引腳復(fù)用為輸入腳 ? 測(cè)量范圍為 ； ? 10 位轉(zhuǎn)換時(shí)間小于 ； ? 一個(gè)或多個(gè)輸入的 Burst 轉(zhuǎn)換模式 ； ? 模擬輸入范圍 ： 030V； 該系統(tǒng)所帶的 A/D 轉(zhuǎn)換器包含兩個(gè)寄存器， A/D 控制寄存器和 A/D 數(shù)據(jù)寄存器。 A/D 控制寄存器控制 A/D 轉(zhuǎn)換通道選擇、轉(zhuǎn)換速度、轉(zhuǎn)換精度和起始條件等 信息。分為硬件觸發(fā)轉(zhuǎn)換和軟件觸發(fā)轉(zhuǎn)換，可以設(shè)置成中斷也可以設(shè)置成查詢方式采樣；可以單通道也可以多通道采樣；可以慢速采樣也可以快速采樣；還可以設(shè)置 A/D 采樣的精度，最高精度是 10 位采樣。 該系統(tǒng)沒有用到其他外加的A/D 轉(zhuǎn)換器，只是想把 ARM 自帶的 A/D 功能發(fā)揮到極點(diǎn)，及用到它的最快采樣速率和中斷方式進(jìn)行采樣，再對(duì)采樣得到的數(shù)據(jù)進(jìn)行處理，對(duì)于示波器而言就把采樣得到的數(shù)據(jù)經(jīng)過處理后在液晶屏上顯示出來 (信號(hào)波形、幅值、有效值、頻率等等 )；對(duì)于測(cè)量電流和電阻功能部分而言就是簡(jiǎn)單的把測(cè)量得到的電流大小和電阻大小在液晶屏上 顯示出來。 FIFO 設(shè)計(jì) FIFO 的選擇 當(dāng)模擬信號(hào)被 A/D 采樣進(jìn)來以后，需要有一個(gè)能夠快速保存采樣數(shù)據(jù)的存儲(chǔ)器。 FIFO（ First In First Out）是一種先進(jìn)先出存儲(chǔ)器。它沒有地址線，省去了尋址時(shí)間。另外，它還可以同時(shí)對(duì)存儲(chǔ)空間進(jìn)行讀寫。所以，它比一般存儲(chǔ)器的讀取速度要快很多 ， 能夠滿足在高速采樣 中 對(duì)存儲(chǔ)器快速讀寫的要求。在實(shí)際應(yīng)用中，我們采用 TI（德州儀器）生產(chǎn)的 SN74V293，這一款高性能的 FIFO 芯片 ，其主要的特點(diǎn)如下 [12]： ? 容量 達(dá) 65536 18Bits/131072 9Bits； ? 最高操作時(shí)鐘達(dá) 166MHz； ? 最快 6ns 的讀寫周期； 江西理工大學(xué) 20xx 屆本科生畢業(yè)設(shè)計(jì) （ 論文 ） 24 ? 用戶可選擇的數(shù)據(jù)寬度，可按需要配置為 9 into 9 out、 9 into 18 out、 18 into 9 out或 18 into 18 out； ? 可按需配置大端模式、小端模式； ? 寬輸入電壓， 最高 至 5V； ? 零等待數(shù)據(jù)轉(zhuǎn)發(fā)（適合級(jí)聯(lián)模式）； ? 主復(fù)位可清除整個(gè) FIFO的配置和 FIFO里的數(shù)據(jù)； ? 局部復(fù)位 可清除 FIFO中的數(shù)據(jù)，但保留 FIFO的配置； ? 具有 FIFO空、滿、半滿信號(hào)輸出； ? 可編程的空信號(hào)和滿信號(hào)觸發(fā)位置； ? 支持串行編程和并 行編程兩種模式 ； ? 可選擇標(biāo)準(zhǔn)時(shí)序或 FWFT（ FirstWord FallThrough） 時(shí)序 ； ? 可 方便 地?cái)U(kuò)展 FIFO 的深度和寬度； ? 獨(dú)立的讀寫時(shí)鐘和讀寫使能信號(hào)； ? 采用 80引腳的 TQFP（ Thin Quad Flat Pack）封裝和 100引腳的 BGA （ Ball Grid Array） 封裝。 圖 43 SN74V293 引腳排列圖 江西理工大學(xué) 20xx 屆本科生畢業(yè)設(shè)計(jì) （ 論文 ） 25 圖 43 為 SN74V293 引腳排列圖， MRS 為主復(fù)位引腳， PRS 為局部復(fù)位引腳， 兩者均是低有效。 D0~D17 為數(shù)據(jù)輸入引腳， Q0~Q17 為數(shù)據(jù)輸出引腳。 SN74V293采用 （ ～ ）電壓供電。最快至 6ns的讀寫訪問周期，輸入輸出 可 獨(dú)立地 配置為 18位或 9位的總線寬度， 這種特性使得使用者能夠非常靈活地針對(duì)自己的需要對(duì)其進(jìn)行數(shù)據(jù)寬度配置。 如選用的 ADC是 8位的，則可將其配置為 9位的 輸入輸出 總線寬度，而如果選用的 ADC是 16位的，則可以將其配置為 18位的輸入輸出總線寬度。 當(dāng)配置為 18位總線寬度時(shí)，容量為 65536字節(jié)（一個(gè)字節(jié) 18位），當(dāng)配置為 9位總線寬度時(shí)，容量 達(dá) 131072字節(jié)（ 9位每個(gè)字節(jié)）， 如此大的存儲(chǔ)容量可使 ADC在以較高的速率進(jìn)行數(shù)據(jù)采集時(shí)仍能得到較長(zhǎng)時(shí)間的波形數(shù)據(jù)，從而獲得更為豐富、細(xì)膩的波形信息。 SN74V293還可以自由地配置為 大端模式或小端模式，這一特性使得它可以和各種不同 存儲(chǔ)類型 的處理器聯(lián)接使用。同時(shí)，用戶還可根據(jù)需要選擇標(biāo)準(zhǔn)時(shí)序或 FWFT（ FirstWord FallThrough）時(shí)序， FWFT模式下可以很方便的擴(kuò)展 FIFO的深度和寬度，為大容量、高寬度的應(yīng)用提供了簡(jiǎn)便的解決方案。 SN74V293具有 FIFO空、滿、半滿信號(hào)輸出，并 且可編程 設(shè)定 空信號(hào)和滿信號(hào)觸發(fā)位置 ， 通過這些信號(hào)控制器可以靈活控制 FIFO的讀寫操作 。 SN74V293提供主復(fù)位和局部復(fù)位兩種復(fù)位方式。不論在什么時(shí)刻，只要將主復(fù)位引腳拉低 （ MRS=0） ，芯片即進(jìn)入主復(fù)位方式，此時(shí)內(nèi)部邏輯會(huì)復(fù)位 FIFO的讀寫指針，并可對(duì)芯片進(jìn)行各種配置或重配置 ， 而在主復(fù)位引腳電平為高時(shí)，如果將局部復(fù)位引腳拉低 （ PRS=0） ，則此時(shí) 內(nèi)部邏輯會(huì)復(fù)位 FIFO的讀寫指針，但保留之前的所有配置。 FIFO 電路設(shè)計(jì) 在本數(shù)字存儲(chǔ)示波器 為雙通道的數(shù)字存儲(chǔ)示波器 ， 采用的模 /數(shù)轉(zhuǎn)換器AD9288 也是雙 通道的，每通道 8 位，并將其配置為雙通道同時(shí)采樣，轉(zhuǎn)換數(shù)據(jù)同時(shí)輸出的模式（詳見 ADC 采樣模塊設(shè)計(jì) ） ， 此時(shí)可認(rèn)為 AD9288 的數(shù)據(jù)輸出是 16 位的，即通道 B 的 8 位輸出數(shù)據(jù)作為高 8 位，通道 A 的 8 位輸出數(shù)據(jù)作為低 8 位。 為了盡量地利用 SN74V293 的性能，本系統(tǒng)將 SN74V293 配置為 18 into 18 out 總線 模式 ， 在這種情況下可 實(shí)現(xiàn) AD9288 一次性往 FIFO 寫兩個(gè)通道的轉(zhuǎn)換數(shù)據(jù)，而 LPC2290 也 可一次性的從 FIFO 中讀取兩個(gè)通道的數(shù)據(jù)。 SN74V293 的 數(shù)據(jù) 總線寬度配置由 IW 和 OW 兩個(gè)引腳的電平 組合 決定， 如表 06 所示。 江西理工大學(xué) 20xx 屆本科生畢業(yè)設(shè)計(jì) （ 論文 ） 26 表 06 總線配置模式 IW OW 寫數(shù)據(jù)線寬度 讀數(shù)據(jù)線寬度 0 0 18 18 0 1 18 9 1 0 9 18 1 1 9 9 參照上表可知，本設(shè)計(jì)中應(yīng)將這兩位設(shè)置為 IW=0， OW=0。由于 LPC2290的存儲(chǔ)器為小端模式，故也并應(yīng)將其配置為小端模式，即 BE=1。具體所設(shè)計(jì)的電路如 圖 44。 WEN1DNC3VCC20D819D918D1017D1116D1215SEN2GND14D1313D1412D1511D1610VCC9D178GND7IW6DNC5VCC4D721D622GND23D524D425D326GND39D227D128D029GND30Q031Q132GND33Q234Q335VCC36Q437Q538Q640Q741Q943RT60OE59VCC58Q1757Q1656GND55Q842GND54Q1553Q1452VCC51Q1350Q1249GND48Q1147GND46Q1045VCC44REN61RCLK62RM63EF/OR64PFM65PAE66PRS79VCC67IP68BE69FSEL170HF71FSEL072OW73PAF74FF/IR75FWFT/SI76LD77MRS78WCLK80U9SN74V293VDDD+VDDD+VDDD+VDDD+VDDD+VDDD+VDDD+100R94VDDD+Q129018SN74V2931KR924K7R86VDDD+SampCLK100R87100R88100R93100R90100R89100R91VDDD+LPC2290_OELPC2290_CS2100R95DA0DA1DA2DA3DA4DA5DA6DA7DB0DB1DB2DB3DB4DB5DB6DB7D0 D1 D2 D3 D4 D5 D6D7D8D9D10D11D12D13D14D15EMC_BUS100R7010uFC49 圖 44 SN74V293 組成的 FIFO 電路 DA0~DA7 是 AD9288 轉(zhuǎn)換通道 A 的輸出數(shù)據(jù)， DB0~DB7 是通道 B 的輸出數(shù)據(jù)， D0~D15 為 FIFO 往 LPC2290 輸出的數(shù)據(jù)。 由于本設(shè)計(jì)中， FIFO 空 信號(hào)和 滿 信號(hào)觸發(fā)位置只要使用默認(rèn)的設(shè)置就行了，不需要對(duì)其進(jìn)行編程 修改 ，故江西理工大學(xué) 20xx 屆本科生畢業(yè)設(shè)計(jì) （ 論文 ） 27 LD=1，并將 FWFT/FI、 PSEL0、 PSEL PAF、 PAE、 RT 接地。由于所有的配置都是在主復(fù)位期間完成的， 而本系統(tǒng) 在使用的過程中不需要改變其配置， 只需要在系統(tǒng)上電的時(shí)候配置一次，故 MRS 引腳只要在系統(tǒng) 剛 上電的時(shí)候輸入低電平，其余時(shí)刻都保持高電平就 可滿足其要求 。在本電路設(shè)計(jì)中，通過 電阻 R70和電容 C47 串聯(lián) 實(shí)現(xiàn) ，這樣上電時(shí)電容 的 充電 過程 將使 MRS 保持 一段時(shí)間的低電平 。 采樣的方法與實(shí)現(xiàn) 采樣分為實(shí)時(shí)采樣和非實(shí)時(shí)采樣。其中，非實(shí) 時(shí)采樣 又稱等效采樣，它 包括順序采樣和隨機(jī)采樣兩種。本項(xiàng)目中，我們采用了實(shí)時(shí)采樣和 非實(shí)時(shí) 采樣技術(shù)。以下我們將對(duì)這三種采樣方式做詳細(xì)的介紹。 實(shí)時(shí)采樣 實(shí)時(shí)采樣是一種最基本的采樣方式。由奈奎斯特定理知，采樣頻率必須大于信號(hào)最高頻率的兩倍，才能不失真的恢復(fù)原信號(hào)。但實(shí)際上以接近奈奎斯特判定頻率兩倍的速率去采樣的話是很難獲得測(cè)量精度的， 如 圖 45 所示。 圖 45 于兩倍于信號(hào)頻率對(duì)正弦波進(jìn)行采樣 從 圖 45 可以看出，當(dāng)采樣點(diǎn)在峰值附近時(shí)，能夠得到和原始波形很相似的波形，然而，當(dāng)采樣點(diǎn)不是在峰值附近時(shí)，信號(hào)的幅度信號(hào)就嚴(yán)重失真，甚至完全丟失， 事實(shí)上，如果信號(hào)準(zhǔn)確地取在過零處零碎碎點(diǎn)上，那么由于所有的采樣取得的值都是零零碎碎的，我們將完全觀測(cè)不到信號(hào)。 江西理工大學(xué) 20xx 屆本科生畢業(yè)設(shè)計(jì) （ 論文 ） 28 示波器是用來研究信號(hào)的，為了很好的研究該信號(hào)不僅要求正確的表示信號(hào)頻率，并且還要求準(zhǔn)確地表示信號(hào)波形的幅度，從 圖 46，如果每個(gè)周期用三個(gè)采樣點(diǎn)對(duì)信號(hào)進(jìn)行采樣，則重現(xiàn)的波形也會(huì)發(fā)生很大的失真。 圖 4