6數(shù)字電子實訓(xùn)心得體會[五篇范例]_-資料下載頁
2025-09-16 20:04本頁面
【正文】 多很多。鞏固了以前所學(xué)過的知識，將理論與實際結(jié)合起來，不斷提高自己的實際動手能力和獨立思考的能力，并學(xué)會去使用知識。當(dāng)然不僅僅是這些課本上的知識，更要的是一些課本上沒有但是也很重要的知識。像是團(tuán)隊合作精神等。當(dāng)我們都已經(jīng)走入了社會，在某個陽光明媚的夏日，午后醒來，突然想起大學(xué)經(jīng)歷的時候，回憶起這些泛著汗水的時光的時候，定然會被我們的團(tuán)隊感動。成功后會很喜悅，但過程一樣令我們回味無窮。此次設(shè)計也讓我明白了思路即出路，學(xué)問學(xué)問，有學(xué)必問。只要認(rèn)真鉆研，動腦思考，動手實踐，就沒有弄不懂的知識。親歷親為，親手實踐才是硬道理。希望這樣的實訓(xùn)能夠繼續(xù)下去，并不斷地前進(jìn)，幫助更多的學(xué)生更好地學(xué)習(xí)單片機(jī)，并能夠在使用中發(fā)現(xiàn)它的無窮魅力。2014年1月13日篇四：數(shù)字鐘實習(xí)報告 數(shù)字電路課程設(shè)計 裝訂線題目學(xué)院電子信息工程學(xué)院專業(yè)學(xué)號姓名教師2014年6月18日： 利用cpld設(shè)計可調(diào)時數(shù)字鐘 摘要 本設(shè)計為一個可調(diào)時數(shù)字鐘，具有時、分、秒計數(shù)顯示功能，以24小時循環(huán)計數(shù)。本設(shè)計采用eda技術(shù)，以硬件描述語言veriloghdl為系統(tǒng)邏輯描述手段設(shè)計文件，在quartusⅱ工具軟件環(huán)境下，采用自頂向下的設(shè)計方法，由各個基本模塊共同構(gòu)建了一個基于cpld的數(shù)字鐘。系統(tǒng)主芯片采用epm3064alc4410，由時鐘模塊、控制模塊、計時模塊、數(shù)據(jù)譯碼模塊、顯示模塊組成。經(jīng)編譯和仿真所涉及的程序，在可編程邏輯器件上下載驗證，本系統(tǒng)能夠完成時、分、秒的分別顯示，由按鍵輸入進(jìn)行數(shù)字鐘的清零功能。關(guān)鍵詞：數(shù)字鐘硬件描述語言veriloghdlcpld裝訂線 目錄 一數(shù)字鐘總體設(shè)計方案 字 鐘 的 總 體 設(shè) 計 方 案1二各模塊說明1 1 2 2 2 3 碼 和 顯 示 塊5三總結(jié)5參考文獻(xiàn)6 附錄7模 數(shù)字鐘實際上就是一個對標(biāo)準(zhǔn)頻率（1hz）進(jìn)行計數(shù)的計數(shù)電路。圖11所示為數(shù)字鐘的一般構(gòu)成框圖。主要包括分頻電路、計數(shù)器電路、消抖電路、動態(tài)掃描電路、譯碼和顯示電路。 圖11數(shù)字鐘的一般組成框圖 把輸入的2hz的信號分頻為1hz的秒脈沖。 程序如下： always@（posedgeclk_2）clk_1=。clk_1。 六十進(jìn)制帶進(jìn)位計數(shù)器，可清零，clk_1輸入信號為分頻后的1hz脈沖。程序如下：always@（posedgeclk_1，posedgereset）if（reset）second=0。elseif（10*second[7：4]+second[3：0]==59）beginsecond 第14頁 共14頁
化學(xué)相關(guān)推薦
鄂ICP備17016276號-1