【正文】 新的傳送命令。DMA接口主存CPUDMA 接口組成DMA 控 制 邏 輯 中 斷 邏 輯設(shè)備HLDAARWCDARHRQ中斷請求 數(shù)據(jù)線 地址線+1 1溢出信號DREQDACKBRDMA傳送數(shù)據(jù)的過程傳送前預(yù)處理 ： 由 CPU完成，向 DMA卡送入設(shè)備識別信號，啟動設(shè)備，測試設(shè)備運行狀態(tài)，送入內(nèi)存地址初值，傳送數(shù)據(jù)的數(shù)量， DMA的功能控制信號等，然后， CPU繼續(xù)執(zhí)行原來的程序。數(shù)據(jù)傳送 ： 在 DMA卡控制下自動完成，準(zhǔn)備好一個數(shù)據(jù)，取得總線控制權(quán)，進行數(shù)據(jù)傳送，修改卡上主存地址，修改字數(shù)計數(shù)器內(nèi)容且檢查其值是否為 0，不為 0則繼續(xù)傳送，若已為 0則結(jié)束本次數(shù)據(jù)傳送過程。傳送結(jié)束后處理 ： 數(shù)據(jù)數(shù)量計數(shù)器為 0，則向 CPU發(fā)中斷請求， CPU響應(yīng)之后進行相應(yīng)處理。預(yù)處理 ：主存起始地址設(shè)備地址 傳送數(shù)據(jù)個數(shù)啟動設(shè)備DMADMADMA數(shù)據(jù)傳送 ：繼續(xù)執(zhí)行主程序同時完成一批數(shù)據(jù)傳送后處理 ：中斷服務(wù)程序做 DMA 結(jié)束處理繼續(xù)執(zhí)行主程序CPUDMA 傳送過程示意允許傳送？主存地址送總線數(shù)據(jù)送 I/O設(shè)備（或主存 ）主存地址 加 1傳送個數(shù) 減 1 數(shù)據(jù)塊傳送結(jié)束？向 CPU申請 程序中斷DMA請求否否是是數(shù)據(jù)傳送、計算機總線概述 總線 是計算機各個部件之間傳輸信息的公共通路，包括傳輸數(shù)據(jù)信號的邏輯電路、管理信息傳輸協(xié)議的邏輯線路和物理連線。一組導(dǎo)線接口的物理 /機械特性電氣信號規(guī)范時序和信號規(guī)范總線事務(wù)協(xié)議計算機總線概述 在任何時刻， 只可以有一個部件 向總線上發(fā)送信息，但卻可以有一個或多個部件同時接收信息?？刂葡蚩偩€發(fā)送信息通常用帶有高阻態(tài)輸出的選通門實現(xiàn)?？偩€高低高A B C計算機總線概述承擔(dān)不同功能的三種總線– 數(shù)據(jù)總線：傳輸數(shù)據(jù)信息，頻率與寬度正比于吞吐量– 地址總線：傳輸?shù)刂沸畔?，寬度決定了內(nèi)存尋址空間– 控制總線：給出總線周期類型、 I/O操作完成時刻、DMA周期、中斷等有關(guān)的控制信號等存儲器I/O接口輸入設(shè)備I/O接口數(shù)據(jù)總線 DB控制總線 CB地址總線 AB輸出設(shè)備 CPU總線周期以及相關(guān)概念 總線周期 ： 通過總線完成一次內(nèi)存讀寫操作或者完成一次 I/O設(shè)備讀寫操作所需的時間，一般由地址時間和數(shù)據(jù)時間兩個時間段組成：– 地址時間： CPU向內(nèi)存或 IO設(shè)備送地址信息到地址總線 – 數(shù)據(jù)時間： CPU完成數(shù)據(jù)讀寫 周期類型 ： 一般分為內(nèi)存讀周期、內(nèi)存寫周期、 I/O讀周期、 I/O寫周期四種類型 總線的等待狀態(tài) ：由于被讀寫的部件或設(shè)備速度慢，一次數(shù)據(jù)時間內(nèi)不能完成讀寫操作，就要增加一個或多個數(shù)據(jù)時間繼續(xù)完成讀寫操作，在這增加的數(shù)據(jù)時間里，稱總線處于等待狀態(tài)。它影響系統(tǒng)運行效率，降低系統(tǒng)的性能。信息傳送尋址數(shù)據(jù)線地址線總線占用期間地址數(shù)據(jù)單周期數(shù)據(jù)傳輸方式尋址數(shù)據(jù) n地址數(shù)據(jù) 3數(shù)據(jù) 1 數(shù)據(jù) 2數(shù)據(jù)線地址線...信息傳送總線占用期間無效 猝發(fā)數(shù)據(jù)傳輸方式總線周期以及相關(guān)概念正?？偩€周期 ： 每次數(shù)據(jù)傳輸都由一次地址時間和一次數(shù)據(jù)時間組成。（單周期數(shù)據(jù)傳輸方式）Burst總線周期 ： 數(shù)據(jù)傳輸由一次地址時間和多次數(shù)據(jù)時間組成，即給出一次地址信息，連續(xù)傳送多個數(shù)據(jù)。（猝發(fā)數(shù)據(jù)傳輸方式）輸入設(shè)備計算機總線的結(jié)構(gòu)單總線結(jié)構(gòu) ： 早期的計算機，如美國 DEC 公司 PDP11 機只使用一組總線，所有的部件和設(shè)備都接在這唯一的總線上，包括數(shù)據(jù)總線，地址總線，控制總線，其優(yōu)點是結(jié)構(gòu)簡單，成本低廉，缺點是運行效率低。CPU 主存輸出設(shè)備總線計算機總線的結(jié)構(gòu)總線性能 （數(shù)據(jù)輸入 /輸出的吞吐量）對計算機系統(tǒng)總體性能有重大的影響，提高總線性能，一是盡量提高總線本身的速度，二是從總線結(jié)構(gòu)多提供幾組總線。雙總線結(jié)構(gòu)– 是指是指在計算機中配置兩組總線，即在處理機總線上通過一塊擴展總線的控制線路，提供出另外一組總線，稱為輸入 /輸出總線，比較常用的有工業(yè)標(biāo)準(zhǔn)總線（ ISA）和擴展的工業(yè)標(biāo)準(zhǔn)總線（ EISA），主要用于連接一般的輸入 /輸出設(shè)備。計算機總線的結(jié)構(gòu)CPU 主存擴展總線控制線路I/O設(shè)備 1 I/O設(shè)備 2處理機總線33MHz 4B~8BISA / EISA 1 , 2 , 4 B 雙總線結(jié)構(gòu) . . . 計算機總線的結(jié)構(gòu)總線性能 （數(shù)據(jù)輸入 /輸出的吞吐量）對計算機系統(tǒng)總體性能有重大的影響，提高總線性能，一是盡量提高總線本身的速度，二是從總線結(jié)構(gòu)多提供幾組總線。三總線結(jié)構(gòu)– 是指在計算機中配置 3組總線，即在處理機總線上通過一塊被稱為 PCI橋的控制線路，提供出一組高性能的局部總線，稱為 PCI總線，而把原來的 ISA總線和 EISA總線從處理機總線上斷開，并通過 IO控制線路連接到這里的 PCI總線上。把一些慢速的輸入 /輸出設(shè)備接到 EISA（ ISA）總線上。計算機總線的結(jié)構(gòu)CPU 主存PCI橋I/O設(shè)備 1 I/O設(shè)備 2處理機總線66MHz 4B~8BISA / EISA 1 , 2 , 4 B 三總線結(jié)構(gòu) . . . PCI BUS 33MHz 4B擴展總線控制線路I/O設(shè)備 3 I/O設(shè)備 4接快速設(shè)備接慢速設(shè)備幾種常用的標(biāo)準(zhǔn)總線ISA（ Industrial Standard Architecture）總線 ： 工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線， 8位（后來 16位）數(shù)據(jù)線， 20位（后來 24位）地址線，工作頻率 。EISA（ Extended Industrial Standard Architecture ）總線 ： 擴展工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線，16或 32位數(shù)據(jù)線， 32位地址線，工作頻率 MHz，支持 Burst方式傳輸數(shù)據(jù)。VESA（ Video Electronics Standard Association）總線 ： 32位局部總線，連接顯卡、網(wǎng)卡等，最高工作頻率 33MHz。沒有嚴格標(biāo)準(zhǔn)，各廠家產(chǎn)品兼容性差，針對 80486。PCI（ Peripheral Component Interface）總線 ： 外圍部件互連總線（局部總線）， 支持 33MHz工作頻率， 32位地址和數(shù)據(jù)線互用； 66MHz工作主頻， 64位地址和數(shù)據(jù)線互用。ISA插槽PCI插槽 AGP插槽北橋芯片組南橋芯片組內(nèi)存插槽CPU插槽IDE接口 軟驅(qū)接口并口連接器串口連接器ROM BIOS鼠標(biāo)鍵盤USB接口主板電源插座現(xiàn)代 PC機的結(jié)構(gòu)總線仲裁與數(shù)據(jù)傳輸控制總線主設(shè)備與從設(shè)備– 總線主設(shè)備（ bus master） ：申請總線使用權(quán)并發(fā)出命令控制總線運行的設(shè)備，如 CPU等。– 總線從設(shè)備（ bus slave）：只能響應(yīng)主設(shè)備發(fā)出的命令并執(zhí)行讀寫操作的設(shè)備，如內(nèi)存等。總線控制器（總線仲裁器）– 執(zhí)行總線仲裁功能，解決多個總線主設(shè)備競爭使用總線的管理問題，它是通過判別主設(shè)備使用總線的優(yōu)先級（ bus priority）來完成的，決定多個申請使用總線的主設(shè)備中哪個獲取總線的使用權(quán)，保證任何時刻只有一個總線主設(shè)備使用總線傳輸數(shù)據(jù)。總線仲裁與數(shù)據(jù)傳輸控制總線仲裁方式– 集中式控制 ：總線控制邏輯集中在一個部件上，常用的三種集中式總線仲裁方式? 串行鏈?zhǔn)讲樵兎绞? 計數(shù)器定時查詢方式? 獨立請求方式– 分布式控制 ：總線控制邏輯分散在多個總線部件上? 各主模塊有自己的仲裁號和仲裁邏輯? 以優(yōu)先級仲裁策略為基礎(chǔ)。串行鏈?zhǔn)讲樵兎绞娇偩€控制部件I/O接口 0 …BSBRI/O接口 1 I/O接口 n…BG數(shù)據(jù)線地址線BS 總線忙BR總線請求BG總線同意接口BS 總線忙BR總線請求總線控制部件數(shù)據(jù)線地址線I/O接口 0 …BSBRI/O接口 1 I/O接口 n設(shè)備地址計數(shù)器定時查詢方式 接口 計數(shù)器設(shè)備地址 0 1排隊器排隊器獨立請求方式總線控制部件數(shù)據(jù)線地址線I/O接口 0 I/O接口 1 I/O接口 n…BR0BG0BR1BG1BRnBGnBG總線同意BR總線請求總線仲裁與數(shù)據(jù)傳輸控制分布式仲裁 ： 首先把自己的仲裁號發(fā)送到仲裁總線上，仲裁邏輯將仲裁總線上的仲裁號與自己的仲裁號比較，若自己的優(yōu)先級低，則請求失敗，撤除自己的仲裁號，仲裁總線上最終保留優(yōu)先級最高的仲裁號?？偩€仲裁與數(shù)據(jù)傳輸控制 數(shù)據(jù)傳輸控制方式 ：解決的是通信雙方交換數(shù)據(jù)過程中在時間上的配合關(guān)系，也就是同步問題?？梢苑譃橥酵ㄐ?與 異步通信。同步通信– 是指在總線上傳送數(shù)據(jù)時，通信雙方使用同一個時鐘信號進行同步，這個時鐘信號通?？梢杂?CPU的總線控制邏輯部件提供，稱為總線時鐘。此種方式邏輯簡單，可以有比較高的數(shù)據(jù)傳輸率。 異步通信– 是指在總線上傳送數(shù)據(jù)時，允許通信雙方各自使用自己的時鐘信號，采用 “應(yīng)答方式 ”（握手方式）解決數(shù)據(jù)傳輸過程中的時間配合關(guān)系。此種方式便于實現(xiàn)不同速度部件之間的數(shù)據(jù)傳送?？偩€仲裁與數(shù)據(jù)傳輸控制同步通信步驟 ： （ 1）主設(shè)備在第 1個時鐘周期開始處發(fā)出地址和讀信號，地址和控制信號有效，（ 2）從設(shè)備接收后在下一個時鐘周期開始處把數(shù)據(jù)信號及應(yīng)答信號放到總線上，（ 3）在下一個時鐘周期到來時，各信號恢復(fù)，完成總線周期。時鐘讀地址應(yīng)答數(shù)據(jù)同步傳送時序圖總線仲裁與數(shù)據(jù)傳輸控制異步通信步驟 ： （ 1）主設(shè)備先發(fā)出地址和讀信號，待穩(wěn)定后再發(fā)出主同步信號 MSYN，表示地址和控制信號有效，（ 2）從設(shè)備檢測到同步信號后發(fā)出數(shù)據(jù)，待數(shù)據(jù)穩(wěn)定后再發(fā)出從同步信號 SSYN，表示數(shù)據(jù)信號有效，（ 3）主設(shè)備接收數(shù)據(jù)。讀地址MSYN數(shù)據(jù)SSYN異步傳送時序圖演講完畢，謝謝觀看