sap-1cpu電路設計-資料下載頁
2025-02-19 21:34本頁面
【正文】 ? END CASE。 ? PState=NState。 切換狀態(tài) ? END IF。 ? END IF。 ? END PROCESS ChangeStateMode。 ? END a。 ? “指令捕捉周期（ fetch cycle)即狀態(tài) S0~S2的命令 ? Changestatemode:process(cp,rst) state s0~s5 ? variable flag,f1:boolean。 ? begin ? if rst =?1? then ? ……. ? Pstate=s0。 ? flag:ture。 Enable elsif cp?event and cp=?0?then if run=?1? then case pstate is case pstate is when so = nstate=s1。 mar=std_logic_vector(pc)。 when s1= nstate =s2。 if flag=ture then pc =pc+1。 flag:=false。 end if。 ? When s2= ? Nastate =s3。 ? Flag :ture。 ? Ir=databus。 ? When s3= ? …… ? End case。 ? …… ”指令執(zhí)行周期（ fetch cycle)”,即狀態(tài) S3~S5的命令 ? 首先在 Case When語句的狀態(tài) S3處，加入下面粗體字命令，將“指令寄存器” ? (IR)截取高 4位指令至 TMP里 ? …… ? Elsif cp?event and cp=?0? then ? …… ? when s2= ? …… ? When s3= ? nstate=s4。 ? temp=ir（７ｄｏｗｎｔｏ ４）， ? when s4= ? …… ? 其余指令執(zhí)行周期的命令，不放入 CASE WHEN語句里，而改以 IFELSE將狀態(tài) S3~S5命令獨立出來，這么作只是不希望 CASE WHEN語句太過冗長。 ? changestatemode : process(cp,rst) ? variable flag, F1:boolean。 ? Begin ? If rst =?1? then ? …… ? Elsif cp?event and cp=?0? then ? If run=?1?then ? case pstate is ? when s0= ? nstate=s1。 ? …… ? end case。 ? pstate=nstate。 ? End if。 ? If pstate =s3 then ? If(tmp=“0000”)or(tmp=“0001”)or(tmp=“0010”)then ? Mar=ir(3 downto 0)。 ? elsif tmp =“1110”then ? outreg=acc。 ? elsif tmp =“1111”then ? run=?0?。 ? End if ? Elsif pstate=s4 then ? if tmp=“0000”then ? acc=databus。 ? elsif tmp=“0001”then ? breg=databus。 ? elsif tmp=“0010”then ? breg=databus。 ? end if。 ? Elsif pstate=s5 then ? if tmp =“0001”and f1=ture then ? Num =unsigned(acc)+unsigend(breg)。 ? Acc =std_logic_vector(num)。 ? F1:=false。 ? Elsif tmp=“0010” and f1 =true then ? num =unsigned(acc)unsigned(breg)。 ? Acc=std_logic_vector(num)。 ? F1:false。 ? End if。 ? End if。 ? End if。 ? End process changestatemode。 連接 演講完畢，謝謝觀看！
試題試卷相關(guān)推薦
鄂ICP備17016276號-1