工程設(shè)計(jì)-資料下載頁(yè)
2024-12-31 22:53本頁(yè)面
【正文】 9 D EE141 A E 30 工程設(shè)計(jì) 作業(yè)形式 ? 設(shè)計(jì)方案（紙制） 包括：功能需求、開(kāi)發(fā)計(jì)劃、設(shè)計(jì)方案（管腳定義、功能框圖、 FSM、）、驗(yàn)證方案（驗(yàn)證框圖、仿真結(jié)果）等主要文檔。 ? 設(shè)計(jì)代碼（電子） 文件名以“學(xué)號(hào) _姓名 _工程題目”命名。 設(shè)計(jì)報(bào)告 + 設(shè)計(jì)文件 + 說(shuō)明文件（本組成員名單和學(xué)號(hào)） ? 提交時(shí)間 ： 2023年春季學(xué)期開(kāi)學(xué)的第一周 的周三前 30 D EE141 A E 31 工程設(shè)計(jì) 考核依據(jù) ?所要求的文檔是否齊全及其質(zhì)量 ?代碼功能、可實(shí)現(xiàn)性和質(zhì)量 ?是否按時(shí)完成 31 D EE141 A E 32 工程設(shè)計(jì) 相關(guān)文檔內(nèi)容 ? 需求分析文檔 市場(chǎng)目標(biāo)，功能定義、應(yīng)用案例 ? 芯片開(kāi)發(fā)計(jì)劃 項(xiàng)目分工、進(jìn)度規(guī)劃、技術(shù)重點(diǎn)及預(yù)期難點(diǎn)分析與技術(shù)路線、可行性分析 ? 設(shè)計(jì)方案文檔 （輸入輸出定義、功能、實(shí)現(xiàn)框圖等） 設(shè)計(jì)特點(diǎn)、實(shí)現(xiàn)方案、外部接口定義、方案詳細(xì)描述、接口時(shí)序、應(yīng)用示范 ? 驗(yàn)證方案和評(píng)估文檔 驗(yàn)證方案、驗(yàn)證 case列表、 case目標(biāo)、結(jié)果及其分析 ? 測(cè)試方案 測(cè)試計(jì)劃（ FPGA平臺(tái)）、測(cè)試結(jié)果、分析及改進(jìn)計(jì)劃 32 D EE141 A E 33 工程設(shè)計(jì) 參考資料 ?集成電路設(shè)計(jì) ? Verilog HDL語(yǔ)言與實(shí)例 ?…… 33 D EE141 A E 34 工程設(shè)計(jì) 謝謝觀看 /歡迎下載 BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAITH
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1