計(jì)算機(jī)組成原理和接口技術(shù)(第四章)講稿-資料下載頁(yè)
2025-09-25 20:05本頁(yè)面
【正文】 模塊的入口地址 ， 當(dāng)在匯編語(yǔ)言程序中執(zhí)行指令 INT **H 時(shí) ， 將自動(dòng)運(yùn)行位于 ROM中的模塊 。 DMA方式 程序控制的數(shù)據(jù)輸入 / 輸出 DM A 控制的數(shù)據(jù)輸入 / 輸出CPU總線外設(shè)存儲(chǔ)器采用 DMA方式的原因： DMA控制器的作用 CPU 存儲(chǔ)器 DMA 控制器 I/O 接口 和設(shè)備 總線請(qǐng)求 總線允許 DMA請(qǐng)求 DMA允許 DMA控制器的功能結(jié)構(gòu) 1） 總線控制功能 。 2） 具有用于提供交換數(shù)據(jù)地址的地址寄存器 。 3） 具有數(shù)據(jù)塊長(zhǎng)度計(jì)數(shù)器 。 4） 具有編程寄存器和狀態(tài)寄存器 。 DMA數(shù)據(jù)傳送的基本過(guò)程 1） 外部設(shè)備向 DMAC發(fā)出 DMA傳送請(qǐng)求信號(hào)（ DREQ） 。 2） DMAC向總線仲裁機(jī)構(gòu)請(qǐng)求占用總線 。 3） DMAC接到 HLDA信號(hào)后成為總線的主控者 。 4） 向存儲(chǔ)器和進(jìn)行 DMA傳送的外設(shè)發(fā)出讀寫(xiě)命令 ， 開(kāi)始 DMA傳送 （ 外設(shè)和內(nèi)存之間 ） 。 5） 撤消對(duì) CPU的總線請(qǐng)求 ， 交回系統(tǒng)總線的管理和控制權(quán) 。 通信方式比較 通信方式 使用場(chǎng)合 主要特征 環(huán)境要求 網(wǎng)絡(luò) 計(jì)算機(jī)之間 高速，非實(shí)時(shí) 網(wǎng)絡(luò)協(xié)議 程序 同步 計(jì)算機(jī)與外設(shè)、計(jì)算機(jī)之間 高速、實(shí)時(shí) 簡(jiǎn)化 查詢 各種速度、實(shí)時(shí) 簡(jiǎn)化 中斷 硬件中斷 非高速、實(shí)時(shí) 簡(jiǎn)化 軟件中斷 高速、實(shí)時(shí) 簡(jiǎn)化 DMA 外設(shè)與內(nèi)存 高速、實(shí)時(shí) 簡(jiǎn)化 通信程序示例 已知條件： Buffer為首址的 100個(gè)字節(jié)，從 A設(shè)備發(fā)送，數(shù)據(jù)端口地址 60H、狀態(tài)端口地址 62H，狀態(tài)位 D3=1，表示設(shè)備忙， D4=0表示設(shè)備未聯(lián)機(jī)； 編寫(xiě)發(fā)送數(shù)據(jù)程序； 通信程序流程 聯(lián)機(jī)判斷 ？ 計(jì)數(shù)初始為 0 “忙 ” ？ 發(fā)送一個(gè) 字節(jié) 100字節(jié)滿？ 提示 信息 N Y Y N 返 回 N Y 流程圖反映編程的基本思路和過(guò)程，根據(jù)流程圖進(jìn)行程序設(shè)計(jì)在目前仍然是行之有效的方法； 通信程序流程 include include Main() { int portt=0x60,ports=0x62,I,j。 int maxnum=100。 unsigned char buffer[100],tem。 tem=inportb(ports)。 /*讀狀態(tài)字節(jié) */ if(temamp。0x10==0) 通信程序流程 tem=inportb(ports)。 /*讀狀態(tài)字節(jié) */ if(temamp。0x10==0) { printf(“未聯(lián)機(jī)，請(qǐng)檢查接線” )； return。 } I=0。 while(Imaxnum) { tem=inportb(ports)。 通信程序流程 while(Imaxnum) { tem=inportb(ports)。 if(temamp。0x8==0) outputb(portt,buffer[I++])。 } 通信程序流程 include include Main() { int portt=0x60,ports=0x62,I,j。 int maxnum=100。 unsigned char buffer[100],tem
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1