【正文】 SED, = PORT_UNUSED, = PORT_UNUSED, = PORT_UNUSED, = PORT_UNUSED, = PORT_UNUSED, = PORT_UNUSED, = PORT_UNUSED, = PORT_UNUSED, = PORT_UNUSED, = PORT_UNUSED, = PORT_USED, = PORT_USED, = PORT_UNUSED, = PORT_UNUSED, = PORT_UNUSED, = PORT_UNUSED, = PORT_UNUSED, = PORT_UNUSED, = PORT_UNUSED, = PORT_UNUSED, = PORT_UNUSED, = PORT_UNUSED, = PORT_UNUSED, = PORT_UNUSED, = PORT_UNUSED, = PORT_UNUSED, = 1。endmodule pll的RTL圖66 VGAlogic模塊。module vga_logic( ico_wr_clk,clk_100m,clk_25m,vga_clk, vga_reset, wr_req,wr_addr,wr_data,wr_a sram_nwe,sram_noe,sram_addr,sram_data,upper_byte,lower_byte,cs1,cs2, ico_wr_data,ico_wr_addr,ico_wr_en, mouse_en,mouse_x,mouse_y, //sram_datai,sram_datao,sram_data_dir, hsync,vsync,disp_dato,data_enab )。 input ico_wr_clk。 input clk_100m。 input clk_25m。 output vga_clk。 input vga_reset。 input wr_req。 input [18:0] wr_addr。 input [15:0] wr_data。 output wr_ack。 output sram_nwe。 output sram_noe。 output [17:0] sram_addr。 inout [15:0] sram_data。 output upper_byte。 output lower_byte。 output cs1,cs2。 //output [18:0] sram_addr。 //input [7:0] sram_datai。 //output [7:0] sram_datao。 //output sram_data_dir。 input[1:0] ico_wr_data。 input[9:0] ico_wr_addr。 input ico_wr_en。 input mouse_en。 input[9:0] mouse_x。 input[8:0] mouse_y。 output hsync。 output vsync。 output [15:0] disp_dato。 output data_enab。wire arb_rd_wr。wire arbrd_req。wire [18:0] arbrd_addr。wire [15:0] arbrd_data。wire arbrd_ack。wire fifo_wrreq。wire [15:0] fifo_wrdata。wire [3:0] fifo_rdusedw。wire [6:0] rdusedw。wire [15:0] disp_dati。wire dat_act。wire [15:0] sram_if_datao,sram_if_datai。wire [18:0] sram_if_addr。wire sram_data_dir。wire [9:0] ico_rd_addr。wire [15:0] ico_module_rd_data。wire [1:0] ico_data_in。assign upper_byte = 139。b1。assign lower_byte = 139。b1。assign data_enab = dat_act。assign vga_clk = clk_25m。data_to_sram data_to_sram( .datai(sram_if_datao), .datao(sram_if_datai), .sram_data(sram_data), .dir(sram_data_dir), .sram_addr_in(sram_if_addr), .sram_addr_out(sram_addr), .cs1(cs1), .cs2(cs2) )。sram_if sram_if( .clock(clk_100m), .reset(vga_reset), .rd_wr(arb_rd_wr), .wr_addr(wr_addr), .wr_data(wr_data), .wr_req(wr_req), .wr_ack(wr_ack), .rd_addr(arbrd_addr), .rd_data(arbrd_data), .rd_req(arbrd_req), .rd_ack(arbrd_ack), .sram_addr(sram_if_addr), .sram_datai(sram_if_datai), .sram_datao(sram_if_datao), .sram_data_dir(sram_data_dir), .sram_wr(sram_nwe), .sram_rd(sram_noe) )。 arb_module arb_module( .arb_rd_wr(arb_rd_wr), .arbrd_req(arbrd_req), .arbrd_addr(arbrd_addr), .arbrd_data(arbrd_data), .arbrd_ack(arbrd_ack), .reset(vga_reset), .clock(clk_100m), .fifo_wrreq(fifo_wrreq), .fifo_wrdata(ico_module_rd_data), .fifo_wrclk(), .fifo_rdusedw(fifo_rdusedw) )。fifo fifo( .aclr(vga_reset), .data(fifo_wrdata), .rdclk(clk_25m), .rdreq(dat_act), .wrclk(clk_100m), .wrreq(fifo_wrreq), .q(disp_dati), .rdusedw(rdusedw) ）； assign fifo_rdusedw = rdusedw[6:3]。vga_disp vga_disp( .vga_clock(clk_25m), .reset(vga_reset), .disp_dati(disp_dati), .dat_act(dat_act), .frame_reset(), .disp_dato(disp_dato), .hsync(hsync), .vsync(vsync) )。 ico_ram ico_ram( .data(ico_wr_data), .wraddress(ico_wr_addr), .wren(ico_wr_en), .rdaddress(ico_rd_addr), .wrclock(ico_wr_clk), .rdclock(clk_100m), .q(ico_data_in) )。ico_module ico_module( .data_in(ico_module_rd_data), .ico_data_in(ico_data_in), .clock(clk_100m), .ico_cs(mouse_en), .arbrd_addr(arbrd_addr), .x_inc(mouse_x), .y_inc(mouse_y), .ico_rd_addr(ico_rd_addr), .data_out(fifo_wrdata) )。 endmodule vga_logic RTL圖七．MagicSOPC開發(fā)平臺(tái)連接圖及 16位色VGA接口電路圖 256色VGA接口電路圖 256和16色VGA接口 ZBlaster平臺(tái)下載 SOPCMAGIC開發(fā)平臺(tái) ALTERA芯片EP35F672C8N 鼠標(biāo)的PS2接口 256色顯示圖（深藍(lán)）及鼠標(biāo)偏移圖 256色顯示圖（淺紅）及鼠標(biāo)偏移圖八．參考資料 EDA實(shí)驗(yàn)與實(shí)踐教程（周立功） MCU與Verilog HDL設(shè)計(jì)（周立功） Verilog數(shù)字系統(tǒng)設(shè)計(jì) （夏宇聞） SOPC嵌入式系統(tǒng)開發(fā) FPGA/CPLD設(shè)計(jì) FPGA模擬I2C的讀寫論文 VGA顯示接口開發(fā)九．畢業(yè)設(shè)計(jì)感想 一個(gè)項(xiàng)目需要的是一個(gè)團(tuán)隊(duì)，不是個(gè)人的孤軍奮戰(zhàn)，通過這次設(shè)計(jì)我們明白了任何一個(gè)項(xiàng)目或者是一個(gè)工程都需要團(tuán)隊(duì)，有團(tuán)隊(duì)的精神，任何的問題度可以去解決，這樣不僅在時(shí)間上還是在人力、物力上都可以節(jié)省很多的空間。對于這次的設(shè)計(jì)，我們存在的問題挺多，我們只是熟悉怎樣使用quartus軟件，了解Verilog HDL及VHDL語言的編程，但卻不能夠熟練的運(yùn)用這些語言，F(xiàn)PGA是電子行業(yè)的大分支，而我們掌握的知識(shí)卻是很少，例如：如何在FPGA芯片里面生成一個(gè)處理器，生成一個(gè)小的單片機(jī)系統(tǒng)，而這些我們卻是一無所知，它們需要什么軟件生產(chǎn)我們也不知道，如Modesim ，Nios...... 通過指導(dǎo)老師的教導(dǎo)，我們明白了我們要學(xué)的東西很多，我們相信知識(shí)可以凈化心靈，“活到老，學(xué)到老”。34