【正文】 2RCC1C2 T＋VCC＋＋（a）RB2RB1C1C2 ＋VCC＋＋（b）答：（a）圖缺少基極分壓電阻RB1，造成VB=UCC太高而使信號(hào)進(jìn)入飽和區(qū)發(fā)生失真，另外還缺少RE、CE負(fù)反饋環(huán)節(jié)，當(dāng)溫度發(fā)生變化時(shí)，易使放大信號(hào)產(chǎn)生失真；（b）圖缺少集電極電阻RC，無法起電壓放大作用，同時(shí)少RE、CE負(fù)反饋環(huán)節(jié)；（c）圖中CC2的極性反了，不能正常隔直通交，而且也缺少RE、CE負(fù)反饋環(huán)節(jié)；（d）圖的管子是PNP型，而電路則是按NPN型管子設(shè)置的，所以，只要把管子調(diào)換成NPN型管子即可。說一說零點(diǎn)漂移現(xiàn)象是如何形成的？哪一種電路能夠有效地抑制零漂？（4分）答：直接耦合的多級(jí)放大電路，當(dāng)輸入信號(hào)為零時(shí)，輸出信號(hào)電壓并不為零的現(xiàn)象稱為零點(diǎn)漂移。晶體管參數(shù)受溫度的影響是產(chǎn)生零漂的根本和直接原因。采用差動(dòng)放大電路可以有效地解決零漂問題。為削除交越失真，通常要給功放管加上適當(dāng)?shù)恼蚱秒妷海够鶚O存在的微小的正向偏流，讓功放管處于微導(dǎo)通狀態(tài)，從而消除交越失真。那么，這一正向偏置電壓是否越大越好呢？為什么？（4分）答：這一正向電壓較小，僅使兩個(gè)管子都工作在微導(dǎo)通狀態(tài)即可。因?yàn)椋辉绞д鎸?shí)際上是兩個(gè)功放管都存在正向死區(qū)電壓造成的，消除交越失真，實(shí)際上就是解決死區(qū)電壓的問題。如果這一正向偏置電壓大于死區(qū)電壓較多，勢(shì)必造成兩個(gè)功放管不能正常工作。五、計(jì)算題：（共17分）＋25VRCRB1C1C2＋＋uiu0圖722 檢測(cè)題751電路圖RB2RECE如圖722所示分壓式偏置放大電路中，已知RC＝，RB1＝40KΩ，RB2＝10KΩ，RE＝，β=70。求靜態(tài)工作點(diǎn)IBQ、ICQ和UCEQ。（8分，圖中晶體管為硅管）解：靜態(tài)工作點(diǎn)為：畫出圖222所示電路的微變等效電路，并對(duì)電路進(jìn)行動(dòng)態(tài)分析。要求解出電路的電壓放大倍數(shù)Au，電路的輸入電阻ri及輸出電阻r0。（9分）解：圖722的微變等效電路如下圖所示。uiRB1RB2iiibu0βibrbeRC動(dòng)態(tài)分析： ri=RB1// RB2// rbe=40000//10000//943≈843Ω r0=RC= 第8章 檢測(cè)題 （共100分，120分鐘）一、填空題：（，共20分）若要集成運(yùn)放工作在線性區(qū)，則必須在電路中引入 深度負(fù) 反饋；若要集成運(yùn)放工作在非線性區(qū)，則必須在電路中引入 正 反饋或者在 開環(huán)工作 狀態(tài)下。集成運(yùn)放工作在線性區(qū)的特點(diǎn)是輸入電流 等于零和 輸出電阻 等于零；工作在非線性區(qū)的特點(diǎn)：一是輸出電壓只具有 兩種 狀態(tài)和凈輸入電流等于 零 ；在運(yùn)算放大器電路中，集成運(yùn)放工作在 線性 區(qū)，電壓比較器工作在 非線性 區(qū)。集成運(yùn)算放大器具有 同相 和 反相 兩個(gè)輸入端，相應(yīng)的輸入方式有 同相 輸入、 反相 輸入和 雙端 輸入三種。理想運(yùn)算放大器工作在線性區(qū)時(shí)有兩個(gè)重要特點(diǎn)：一是差模輸入電壓 相等 ，稱為 虛短 ；二是輸入電流 等于零 ，稱為 虛斷 。理想集成運(yùn)放的Au0＝ ∞ ，ri＝ ∞ ，ro＝ 0 ，KCMR＝ ∞ 。 反相 比例運(yùn)算電路中反相輸入端為虛地， 同相 比例運(yùn)算電路中的兩個(gè)輸入端電位等于輸入電壓。 同相 比例運(yùn)算電路的輸入電阻大， 反相 比例運(yùn)算電路的輸入電阻小。 同相 比例運(yùn)算電路的輸入電流等于零， 反相 比例運(yùn)算電路的輸入電流等于流過反饋電阻中的電流。 同相 比例運(yùn)算電路的比例系數(shù)大于1，而 反相 比例運(yùn)算電路的比例系數(shù)小于零。 同相輸入 運(yùn)算電路可實(shí)現(xiàn)Au＞1的放大器， 反相輸入 運(yùn)算電路可實(shí)現(xiàn)Au＜0的放大器， 微分 運(yùn)算電路可將三角波電壓轉(zhuǎn)換成方波電壓。 滯回 電壓比較器的基準(zhǔn)電壓UR＝0時(shí)，輸入電壓每經(jīng)過一次零值，輸出電壓就要產(chǎn)生一次 躍變 ，這時(shí)的比較器稱為 過零 比較器。集成運(yùn)放的非線性應(yīng)用常見的有 單門限比較器 、 滯回比較器 和 方波 發(fā)生器。 滯回 比較器的電壓傳輸過程中具有回差特性。二、判斷下列說法的正確與錯(cuò)誤：（每小題1分，共10分）電壓比較器的輸出電壓只有兩種數(shù)值。 （對(duì)）集成運(yùn)放使用時(shí)不接負(fù)反饋，電路中的電壓增益稱為開環(huán)電壓增益。 （錯(cuò)）“虛短”就是兩點(diǎn)并不真正短接，但具有相等的電位。 （對(duì)）“虛地”是指該點(diǎn)與“地”點(diǎn)相接后，具有“地”點(diǎn)的電位。 （錯(cuò)）集成運(yùn)放不但能處理交流信號(hào)，也能處理直流信號(hào)。 （對(duì)）集成運(yùn)放在開環(huán)狀態(tài)下，輸入與輸出之間存在線性關(guān)系。 （錯(cuò)）同相輸入和反相輸入的運(yùn)放電路都存在“虛地”現(xiàn)象。 （錯(cuò)）理想運(yùn)放構(gòu)成的線性應(yīng)用電路，電壓增益與運(yùn)放本身的參數(shù)無關(guān)。 （錯(cuò)）各種比較器的輸出只有兩種狀態(tài)。 （對(duì)）微分運(yùn)算電路中的電容器接在電路的反相輸入端。 （對(duì)）三、選擇題：（每小題2分，共20分）理想運(yùn)放的開環(huán)放大倍數(shù)Au0為（A），輸入電阻為（A），輸出電阻為（B）。A、∞； B、0； C、不定。國(guó)產(chǎn)集成運(yùn)放有三種封閉形式，目前國(guó)內(nèi)應(yīng)用最多的是（C）。A、扁平式； B、圓殼式； C、雙列直插式。由運(yùn)放組成的電路中，工作在非線性狀態(tài)的電路是（C）。A、反相放大器； B、差分放大器； C、電壓比較器。理想運(yùn)放的兩個(gè)重要結(jié)論是（B）。A、虛短與虛地； B、虛斷與虛短； C、斷路與短路。集成運(yùn)放一般分為兩個(gè)工作區(qū)，它們分別是（B）。A、正反饋與負(fù)反饋； B、線性與非線性； C、虛斷和虛短。（B）輸入比例運(yùn)算電路的反相輸入端為虛地點(diǎn)。A、同相； B、反相； C、雙端。集成運(yùn)放的線性應(yīng)用存在（C）現(xiàn)象，非線性應(yīng)用存在（B）現(xiàn)象。A、虛地； B、虛斷； C、虛斷和虛短。各種電壓比較器的輸出狀態(tài)只有（B）。A、一種； B、兩種； C、三種。基本積分電路中的電容器接在電路的（C）。A、反相輸入端； B、同相輸入端； C、反相端與輸出端之間。分析集成運(yùn)放的非線性應(yīng)用電路時(shí)，不能使用的概念是（B）。A、虛地； B、虛短； C、虛斷。四、問題：（共20分）集成運(yùn)放一般由哪幾部分組成？各部分的作用如何？（4分）答：集成運(yùn)放一般由輸入級(jí)、輸出級(jí)和中間級(jí)及偏置電路組成。輸入級(jí)一般采用差動(dòng)放大電路，以使運(yùn)放具有較高的輸入電阻及很強(qiáng)的抑制零漂的能力，輸入級(jí)也是決定運(yùn)放性能好壞的關(guān)鍵環(huán)節(jié)；中間級(jí)為獲得運(yùn)放的高開環(huán)電壓放大倍數(shù)（103～107），一般采用多級(jí)共發(fā)射極直接耦合放大電路；輸出級(jí)為了具有較低的輸出電阻和較強(qiáng)的帶負(fù)載能力，并能提供足夠大的輸出電壓和輸出電流，常采用互補(bǔ)對(duì)稱的射極輸出器組成；為了向上述三個(gè)環(huán)節(jié)提供合適而又穩(wěn)定的偏置電流，一般由各種晶體管恒流源電路構(gòu)成偏置電路滿足此要求。何謂“虛地”？何謂“虛短”？在什么輸入方式下才有“虛地”？若把“虛地”真正接“地”，集成運(yùn)放能否正常工作？（4分）答：電路中某點(diǎn)并未真正接“地”，但電位與“地”點(diǎn)相同，稱為“虛地”；電路中兩點(diǎn)電位相同，并沒有真正用短接線相連，稱為“虛短”，若把“虛地”真正接“地”，如反相比例運(yùn)放，把反相端也接地時(shí)，就不會(huì)有ii=if成立，反相比例運(yùn)算電路也就無法正常工作。集成運(yùn)放的理想化條件主要有哪些？（3分）答：集成運(yùn)放的理想化條件有四條：①開環(huán)差模電壓放大倍數(shù)AU0=∞；②差模輸入電阻rid=∞；③開環(huán)輸出電阻r0=0；④共模抑制比KCMR=∞。在輸入電壓從足夠低逐漸增大到足夠高的過程中，單門限電壓比較器和滯回比較器的輸出電壓各變化幾次？（3分）答：在輸入電壓從足夠低逐漸增大至足夠高的過程中，單門限電壓比較器和滯回比較器的輸出電壓均只躍變一次。集成運(yùn)放的反相輸入端為虛地時(shí)，同相端所接的電阻起什么作用？（3分）答：同相端所接電阻起平衡作用。1MΩ∞U010V＋＋－圖317 RxV應(yīng)用集成運(yùn)放芯片連成各種運(yùn)算電路時(shí)，為什么首先要對(duì)電路進(jìn)行調(diào)零？（3分）答：調(diào)零是為了抑制零漂，使運(yùn)算更準(zhǔn)確。五、計(jì)算題：（共30分）圖317所示電路為應(yīng)用集成運(yùn)放組成的測(cè)量電阻的原理電路，試寫出被測(cè)電阻Rx與電壓表電壓U0的關(guān)系。（10分）解：從電路圖來看，此電路為一反相比例運(yùn)算電路，因此： 圖818所示電路中，已知R1＝2K，Rf＝5K，R2＝2K，R3＝18K，Ui圖818＝1V，求輸出電壓Uo。（10分）解：此電路為同相輸入電路。圖819所示電路中，已知電阻Rf ＝5R1，輸入電壓Ui＝5mV，求輸出電壓U0。（10分）圖819解：U01=Ui=5mV= Ui2，第二級(jí)運(yùn)放是反向比例運(yùn)算電路，所以：第9章 檢測(cè)題 （共100分，120分鐘）一、填空題：（，共22分）在時(shí)間上和數(shù)值上均作連續(xù)變化的電信號(hào)稱為 模擬 信號(hào)；在時(shí)間上和數(shù)值上離散的信號(hào)叫做 數(shù)字 信號(hào)。在正邏輯的約定下，“1”表示 高 電平，“0”表示 低 電平。數(shù)字電路中，輸入信號(hào)和輸出信號(hào)之間的關(guān)系是 邏輯 關(guān)系，所以數(shù)字電路也稱為 邏輯 電路。在 邏輯 關(guān)系中，最基本的關(guān)系是 與邏輯 、 或邏輯 和 非邏輯 關(guān)系，對(duì)應(yīng)的電路稱為 與 門、 或 門和 非 門。功能為有1出全0出0門電路稱為 或 門； 相同出0,相異出1 功能的門電路是異或門；實(shí)際中 與非 門應(yīng)用的最為普遍。三態(tài)門除了 “1” 態(tài)、 “0” 態(tài)，還有第三種狀態(tài) 高阻 態(tài)。使用 三態(tài) 門可以實(shí)現(xiàn)總線結(jié)構(gòu)；使用 OC 門可實(shí)現(xiàn)“線與”邏輯。一般TTL門和CMOS門相比， TTL 門的帶負(fù)載能力強(qiáng)， CMOS 門的抗干擾能力強(qiáng)。最簡(jiǎn)與或表達(dá)式是指在表達(dá)式中 與項(xiàng) 最少，且 變量 也最少。在化簡(jiǎn)的過程中，約束項(xiàng)可以根據(jù)需要看作 0 或 1 。TTL門輸入端口為 與 邏輯關(guān)系時(shí)，多余的輸入端可 懸空 處理；TTL門輸入端口為 或 邏輯關(guān)系時(shí)，多余的輸入端應(yīng)接 低電平 ；CMOS門輸入端口為“與”邏輯關(guān)系時(shí)，多余的輸入端應(yīng)接 高 電平，具有“或”邏輯端口的CMOS門多余的輸入端應(yīng)接 低 電平；即CMOS門的輸入端不允許 懸空 。1用來表示各種計(jì)數(shù)制數(shù)碼個(gè)數(shù)的數(shù)稱為 基數(shù) ，同一數(shù)碼在不同數(shù)位所代表的 位權(quán) 不同。十進(jìn)制計(jì)數(shù)各位的 基 是10， 位權(quán) 是10的冪。1 8421 BCD碼和 2421 碼是有權(quán)碼； 余3 碼和 格雷 碼是無權(quán)碼。1卡諾圖是將代表 最小項(xiàng) 的小方格按 相鄰 原則排列而構(gòu)成的方塊圖。二、判斷正誤題（每小題1分，共8分）組合邏輯電路的輸出只取決于輸入信號(hào)的現(xiàn)態(tài)。 （對(duì)）3線—8線譯碼器電路是三—八進(jìn)制譯碼器。 （錯(cuò)）已知邏輯功能，求解邏輯表達(dá)式的過程稱為邏輯電路的設(shè)計(jì)。 （錯(cuò)）編碼電路的輸入量一定是人們熟悉的十進(jìn)制數(shù)。 （錯(cuò)）74LS138集成芯片可以實(shí)現(xiàn)任意變量的邏輯函數(shù)。 （錯(cuò)）組合邏輯電路中的每一個(gè)門實(shí)際上都是一個(gè)存儲(chǔ)單元。 （錯(cuò)）74系列集成芯片是雙極型的，CC40系列集成芯片是單極型的。 （對(duì)）無關(guān)最小項(xiàng)對(duì)最終的邏輯結(jié)果無影響，因此可任意視為0或1。 （對(duì)）三、選擇題（每小題2分，共20分）邏輯函數(shù)中的邏輯“與”和它對(duì)應(yīng)的邏輯代數(shù)運(yùn)算關(guān)系為（B）。A、邏輯加 B、邏輯乘 C、邏輯非2．、十進(jìn)制數(shù)100對(duì)應(yīng)的二進(jìn)制數(shù)為（C）。A、1011110 B、1100010 C、1100100 D、11000100和邏輯式表示不同邏輯關(guān)系的邏輯式是（B）。A、 B、 C、 D、八輸入端的編碼器按二進(jìn)制數(shù)編碼時(shí)，輸出端的個(gè)數(shù)是（B）。A、2個(gè) B、3個(gè) C、4個(gè) D、8個(gè)四輸入的譯碼器，其輸出端最多為（D）。A、4個(gè) B、8個(gè) C、10個(gè) D、16個(gè)當(dāng)74LS148的輸入端按順序輸入11011101時(shí)，輸出為（C）。A、101 B、010 C、001 D、110一個(gè)兩輸入端的門電路，當(dāng)輸入為1和0時(shí)，輸出不是1的門是（C）。A、與非門 B、或門 C、或非門 D、異或門多余輸入端可以懸空使用的門是（B）。A、與門 B、TTL與非門 C、CMOS與非門 D、或非門數(shù)字電路中機(jī)器識(shí)別和常用的數(shù)制是（A）。A、二進(jìn)制 B、八進(jìn)制 C、十進(jìn)制 D、十六進(jìn)制能驅(qū)動(dòng)七段數(shù)碼管顯示的譯碼器是（A）。A、74LS48 B、74LS138 C、74LS148 D、TS547四、簡(jiǎn)述題（共8分）組合邏輯電路有何特點(diǎn)？分析組合邏輯電路的目的是什么？簡(jiǎn)述分析步驟。（4分）答：組合邏輯電路的特點(diǎn)是輸出僅取決于輸入的現(xiàn)態(tài)。分析