(pcb)電磁兼容設(shè)計講座-資料下載頁
2025-08-04 18:00本頁面
【正文】 性負載 的影響：接在印制線條上的容性負載對線條的波阻抗有較大的影響 。 特別是對總線結(jié)構(gòu)的電路容性負載的影響往往是要考慮的關(guān)鍵因素 。 時鐘電路電磁兼容設(shè)計技巧 ?首先要進行恰當(dāng)?shù)牟季€，布線層應(yīng)安排與整塊金屬平面相鄰。這樣的安排是為了產(chǎn)生通量對消作用。 ?其次，時鐘電路和高頻電路是主要的干擾和輻射源一定要單獨安排、遠離敏感電路。 ?選擇恰當(dāng)?shù)钠骷窃O(shè)計成功的重要因素，特別在選擇邏輯器件時，盡量選上升時間比五納秒長的器件，決不要選比電路要求時序快的邏輯器件。 ?時鐘輸出布線時不要采用向多個部件直接串行地連接〔 稱為菊花式連接 〕 ；而應(yīng)該經(jīng)緩存器分別向其它多個部件直接提供時鐘信號。 ?層間跳線應(yīng)當(dāng)最小 ?時鐘布線經(jīng)連接器輸出時，連接器上的插針要在時鐘線插針周圍布滿接地插針 邏輯電路的使用 ?凡是能不用高速邏輯電路的地方就不要用高速邏輯電路 。 ?注意在 IC近端的電源和地之間加旁路去耦電容 （ 一般為 104） 。 ?注意長線傳輸過程中的波形畸變 。 線間的電磁耦合 ?對于 磁場耦合 來說，兩電路間的耦合情況與干擾信號的頻率、線路上流動的電流、線路間的距離、線路的離地高度、耦合路徑的長度以及屏蔽層的接地方式有關(guān)。 ?對 電容耦合 來說 ， 電路間的耦合情況同樣也與干擾信號的頻率 、 線間距離 、 屏蔽情況 、 線路上的電壓高低等因素有關(guān) 。 磁場耦合的抑制方法 ? 減小干擾源和敏感電路的環(huán)路面積 。 最好的辦法是使用雙絞線和屏蔽線 ， 讓信號線與接地線（ 或載流回路 ） 扭絞在一起 ， 以便使信號與接地線 （ 或載流回路 ） 之間的距離最近 。 ? 增大線間的距離 ， 使得干擾源與受感應(yīng)的線路之間的互感盡可能地小 。 ? 如有可能 ， 使得干擾源的線路與受感應(yīng)的線路呈直角 （ 或接近直角 ） 布線 ， 這樣可大大降低兩線路間的耦合 電場耦合的抑制方法 ? 增大線路間的距離是減小電容耦合的最好辦法 。 ? 采用屏蔽層 ， 屏蔽層要接地 。 ? 降低敏感線路的輸入阻抗 。 這對 CMOS電路比較有效 ， 這是因為 CMOS電路的輸入阻抗很高 ， 與靜電容分壓后 ， 干擾信號加到 CMOS電路輸入端子上成分很高 。 如有可能 ， 在 CMOS電路的人口端對地并聯(lián)一個電容或一個阻值較低的電阻 ， 這可以降低線路的輸入阻抗 ， 從而降低因靜電容而引入的干擾 。 ? 如有可能 ， 敏感電路采用平衡線路作輸入 ， 平衡線路不接地 。 這樣干擾源對平衡線路人口所施加的是共模干擾 ， 利用平衡線路固有的共模抑制能力 ， 克服干擾源對敏感線路的干擾 。 布線方法 ?影響布線間相互干擾的因素是電流、電壓、頻率等，所以在正式布線之前，首要的一點是將線路分類。主要的分類方法是按功率電平來進行，以每 30dB功率電平分成若干組，見下表： 分級 功率范圍 特點A ＞ 40 d B m 高功率直流、交流和射頻源 （ E M I 源）B 10 ～ 4 0 d B m 低功率直流、交流和射頻源 （ E M I 源）C 2 0 ～ 1 0 d B m 脈沖和數(shù)字源、視頻輸出電路 （音頻視頻源）D 5 0 ～ 2 0 d B m 音頻和傳感器敏感電路、視頻輸入電路 （視頻敏感電路）E 8 0 ～ 5 0 d B m 射頻、中頻輸出電路、安全保護電路 （射頻敏感電路）F ＜ 8 0 d B m 天線和射頻電路對策經(jīng)驗介紹 靜電放電的防護 ? 靜電放電可通過 直接傳導(dǎo) 、 電容耦合 和 電感耦合 的三種方式進入電子線路 。 ? 直接對電路的靜電放電經(jīng)常會引起電路的損壞 。 然而對鄰近物體的放電 ， 通過電容或電感耦合 ， 會影響到電路工作的穩(wěn)定性 。 ? 為了消除靜電放電的危害 ， 首先想到的是要阻止電流直接進入電子線路 。 最普通的辦法就是建立完善的屏蔽結(jié)構(gòu) 。 帶有接地的金屬屏蔽殼體可以將放電電流釋放到地 。 ? 但是屏蔽外殼的不連續(xù) （ 如有接縫 、 開孔 ） ， 靜電便能造成殼體與內(nèi)部電路之間 （ 由分布電容形成 ） 的電位差 ， 會在電路中產(chǎn)生新的電壓 ，影響電路的正常工作 。 解決這種放電引起的干擾 ， 一種是將電路完全屏蔽；另一種是在外殼與電路之間增加第二層屏蔽層 ， 屏蔽層接到電路的公共接地點上 。 靜電放電的防護 (續(xù) ) ? 有時金屬殼體不接地，而內(nèi)部電路卻通過電纜（ I/O總線和電源）與外部的地連接時，靜電放電會使殼體的對地電位升高，結(jié)果在外殼與內(nèi)部電路之間形成很大的電位差，造成外殼與內(nèi)部電路之間的放電。因此，為了限制金屬外殼的電位升高，外殼的接地是必要的。 ? 對內(nèi)部的電路來說，如果需要與金屬外殼相連時，必須采用單點接地的方式，防止放電電流流過這個電路，造成傷害。 ? 對輸入輸出電纜來說，為了避免由它引入的靜電放電而在內(nèi)部電路上產(chǎn)生危害，有必要在電纜到內(nèi)部線路的人口處增加保護器件，器件的快速響應(yīng)性能，使瞬態(tài)電流迅速旁路到地。注意，這里的地應(yīng)該與外殼之間有最近的連接點，避免放電電流在內(nèi)部電路的地線上有過長的通路。 ? 對印制線路板設(shè)計，還要考慮到插拔印制板時，由于人體對印制線路板器件（特別是對 MOS器件）的放電所引起的損壞。為此，可在印制線路板的外圍增畫一條保護環(huán)，保護環(huán)要和印制線路板的接地端子相連。拔板時，由于人手首先接觸到的是保護環(huán)，因此，放電就在保護環(huán)與人手之間進行，并通過接地端子泄放到地，實現(xiàn)了對印制線路板的保護。 輻射抗擾性能力的提高 ?屏蔽＋接地 ?信號線濾波 ?PCB設(shè)計 傳導(dǎo)性干擾 ?濾波：多次濾波 ?PCB良好設(shè)計 EN
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1