【正文】 ? 屏蔽復(fù)雜的系統(tǒng)調(diào)用傳參問(wèn)題 ? 高級(jí)語(yǔ)言接口 ， 有助于快速開(kāi)發(fā) 有的系統(tǒng)在更高層面提供系統(tǒng)程序設(shè)計(jì)模板庫(kù)和類(lèi)庫(kù) 如 Windows 2022/XP提供封裝系統(tǒng)用 Win32 API和高層編程機(jī)制 MFC以及 ATL Linux提供封裝系統(tǒng)調(diào)用 、 符合 POSIX標(biāo)準(zhǔn) API和 C運(yùn)行庫(kù) 典型的中斷處理 (6)： 系統(tǒng)服務(wù)請(qǐng)求實(shí)例 設(shè)備控制器或其他系統(tǒng)硬件發(fā)出中斷 處理器完成當(dāng)前指令的執(zhí)行 處理器接受中斷 處理器將 PSW和PC推入系統(tǒng)堆棧 處理器根據(jù)中斷類(lèi)型讀入新的 PC值 中斷系統(tǒng)硬件完成的工作 保存進(jìn)程狀態(tài)的其余信息 進(jìn)程中斷 恢復(fù)進(jìn)程狀態(tài)信息 從系統(tǒng)堆?；謴?fù)原PSW和 PC 中斷系統(tǒng)軟件完成的工作 強(qiáng)迫性中斷事件 自愿性中斷事件 保存現(xiàn)場(chǎng)信息 保存現(xiàn)場(chǎng)信息 取出中斷碼 取出訪(fǎng)管號(hào) 分析中斷原因 分析何種系統(tǒng)調(diào)用 轉(zhuǎn)相應(yīng)處理程序 是否中斷嵌套 由系統(tǒng)恢復(fù)現(xiàn)場(chǎng) 由系統(tǒng)恢復(fù)現(xiàn)場(chǎng) 轉(zhuǎn)低級(jí)調(diào)度程序 返回上層中斷 返回目態(tài)程序 需要切換進(jìn)程 T F F T 四、 I/O技術(shù) I/O控制使用下面幾種技術(shù)： ? 程序控制 ? 中斷驅(qū)動(dòng) ? 直接存儲(chǔ)器存取 （ DMA） ? 通道 程序控制 I/O技術(shù) 由處理器提供 I/O相關(guān)指令來(lái)實(shí)現(xiàn) ? I/O處理單元處理請(qǐng)求并設(shè)置 I/O狀態(tài)寄存器相關(guān)位 ? 不中斷處理器 ， 也不給處理器警告信息 ? 處理器定期輪詢(xún) I/O單元的狀態(tài) ， 直到處理完畢 I/O軟件包含直接操縱 I/O的指令 ? 控制指令 : 用于激活外設(shè) ， 并告訴它做什么 ? 狀態(tài)指令 : 用于測(cè)試 I/O控制中的各種狀態(tài)和條件 ? 數(shù)據(jù)傳送指令 : 用于在設(shè)備和主存之間來(lái)回傳送數(shù)據(jù) 主要缺陷：處理器必須關(guān)注 I/O處理單元的狀態(tài) ， 因而耗費(fèi)大量時(shí)間輪詢(xún)信息 ， 嚴(yán)重地降低了系統(tǒng)性能 中斷驅(qū)動(dòng) I/O技術(shù) 為了解決程序控制 I/O方法的主要問(wèn)題 應(yīng)該讓處理器從輪詢(xún)?nèi)蝿?wù)中解放出來(lái) 使 I/O操作和指令執(zhí)行并行起來(lái) 具體作法： 當(dāng) I/O處理單元準(zhǔn)備好與設(shè)備交互的時(shí)候 通過(guò)物理信號(hào)通知處理器 ， 即中斷處理器 DMA技術(shù)（ 1） 中斷的引入大大地提高了處理器處理 I/O的 效率 當(dāng)處理器和 I/O間 傳送數(shù)據(jù)時(shí)，效率仍舊不高 解決方法： 直接存儲(chǔ)器訪(fǎng)問(wèn) （ DMA： Direct Memory Access） ? 通過(guò)系統(tǒng)總線(xiàn)中一獨(dú)立控制單元 ——DMA控制器 ? 自動(dòng)控制成塊數(shù)據(jù)在內(nèi)存和 I/O單元間的傳送 ? 大大提高處理 I/O的效能 DMA技術(shù) （ 2） 當(dāng)處理器需要讀寫(xiě)一整塊數(shù)據(jù)時(shí) 給 DMA控制單元發(fā)送一條命令 包含：是否請(qǐng)求一次讀或?qū)懀?I/O設(shè)備的編址，開(kāi)始讀或?qū)懙闹鞔婢幹?，需要傳送的?shù)據(jù)長(zhǎng)度等信息 ? 處理器發(fā)送完命令后就可處理其他事情 ? DMA控制器將自動(dòng)管理數(shù)據(jù)的傳送 ? 當(dāng)這個(gè)過(guò)程完成后，它會(huì)給處理器發(fā)一個(gè)中斷 處理器只在開(kāi)始傳送和傳送結(jié)束時(shí)關(guān)注一下就可 ? 處理器和 DMA傳送不完全并行 ? 有時(shí)會(huì)有總線(xiàn)競(jìng)爭(zhēng)的情況發(fā)生 處理器用總線(xiàn)時(shí)可能稍作等待 不會(huì)引起中斷 不引起程序上下文的保存 ? 通常過(guò)程只有一個(gè)總線(xiàn)周期 ? 在 DMA傳送 時(shí)，處理器訪(fǎng)問(wèn)總線(xiàn)速度會(huì)變慢 ? 對(duì)于大量數(shù)據(jù) I/O傳送， DMA技術(shù)是很有價(jià)值 DMA技術(shù) （ 3） 通道 獨(dú)立于中央處理器，專(zhuān)門(mén)負(fù)責(zé)數(shù)據(jù) I/O傳輸 的 處理機(jī) ? 它對(duì)外設(shè)實(shí)現(xiàn)統(tǒng)一管理 ? 代替 CPU對(duì) I/O操作進(jìn)行控制 ? 使 CPU和 外設(shè)可以并行工作 通道又稱(chēng)為 I/O處理機(jī) 引入通道的目的 : ? 為了使 CPU從 I/O事務(wù)中解脫出來(lái) ? 同時(shí)為了提高 CPU與設(shè)備、設(shè)備與設(shè)備之間的并行度 五、時(shí)鐘（ 1） 時(shí)鐘為計(jì)算機(jī)完成以下必不可少的工作： ? 在多道程序運(yùn)行環(huán)境中 ， 為系統(tǒng)發(fā)現(xiàn)陷入死循環(huán) （ 編程錯(cuò)誤 ）的作業(yè) ， 防止機(jī)時(shí)的浪費(fèi) ? 在分時(shí)系統(tǒng)中 ， 間隔時(shí)鐘實(shí)現(xiàn)作業(yè)間按時(shí)間片輪轉(zhuǎn) ? 在實(shí)時(shí)系統(tǒng)中 ， 按要求的間隔輸出正確時(shí)間信號(hào)給實(shí)時(shí)的控制設(shè)備 （ 如 A／ D、 D/A轉(zhuǎn)換設(shè)備 ） ? 定時(shí)喚醒要求延遲執(zhí)行的各外部事件 （ 如定時(shí)為各進(jìn)程計(jì)算優(yōu)先數(shù) ， 銀行中定時(shí)運(yùn)行某類(lèi)結(jié)賬程序等 ） ? 記錄用戶(hù)使用設(shè)備時(shí)間和記錄某外部事件發(fā)生時(shí)間 ? 記錄用戶(hù)和系統(tǒng)所需要的絕對(duì)時(shí)間 ， 即年 、 月 、 日 ? 時(shí)鐘是操作系統(tǒng)運(yùn)行的必不可少的硬件設(shè)施 ? 時(shí)鐘 ， 實(shí)際上都是硬件時(shí)鐘寄存器 ， 按時(shí)鐘電路所產(chǎn)生的脈沖數(shù)對(duì)時(shí)鐘寄存器進(jìn)行加 1或減 1的工作 ? 絕對(duì)時(shí)鐘：記錄當(dāng)時(shí)時(shí)間 （ 年 、 月 、 日 、 時(shí) 、 分 、 秒 ） 一般來(lái)說(shuō) ， 絕對(duì)時(shí)鐘準(zhǔn)確 ， 當(dāng)停機(jī)時(shí) ， 絕對(duì)時(shí)鐘值仍然自動(dòng)修改 ? 間隔時(shí)鐘 (相對(duì)時(shí)鐘 )：通過(guò)時(shí)鐘寄存器實(shí)現(xiàn) 置上時(shí)間間隔初值 ， 每經(jīng)過(guò)一個(gè)單位時(shí)間 ， 時(shí)鐘值減 1， 直到該值為負(fù)時(shí) ， 則觸發(fā)時(shí)鐘中斷 ， 并進(jìn)行相應(yīng)中斷處理 時(shí)鐘（ 2） 晶體震蕩每個(gè)脈沖使計(jì)數(shù)器減 1 用來(lái)裝入計(jì)數(shù)器初值 硬件時(shí)鐘： 某個(gè)寄存器來(lái)模擬 (根據(jù)脈沖頻率定時(shí)加 1，減 1) 軟件時(shí)鐘： 用作相對(duì)時(shí)鐘，用內(nèi)存單元來(lái)模擬時(shí)鐘 ? CPU保護(hù)：防止進(jìn)程得到 CPU后不放棄控制權(quán) ? 解決：分配給每個(gè)進(jìn)程一段時(shí)間（時(shí)間片） 時(shí)間片到，發(fā)時(shí)鐘中斷，控制權(quán)交給操作系統(tǒng) 六、 緩沖技術(shù) 緩沖區(qū)是硬件設(shè)備之間進(jìn)行數(shù)據(jù)傳輸時(shí) ， 用來(lái)暫存數(shù)據(jù)的一個(gè)存儲(chǔ)區(qū)域 緩沖技術(shù)三種用途 : ? 處理器與主存儲(chǔ)器之間 ? 處理器和其他外部設(shè)備之間 ? 設(shè)備與設(shè)備之間的通信 目的：解決部件之間速度不匹配的問(wèn)題 多緩沖區(qū)（ Cache）技術(shù) 單緩沖區(qū)： ? 設(shè)備向緩沖區(qū)輸入數(shù)據(jù)直到裝滿(mǎn)后 必須等待 CPU將其取完 ， 才能繼續(xù)向其中輸入數(shù)據(jù) ? 為了提高設(shè)備利用率 ， 單緩沖區(qū)不夠 多緩沖區(qū) （ Cache） 技術(shù)： ? Cache：離 CPU最近 ， 使 CPU快速訪(fǎng)問(wèn)常使用的數(shù)據(jù) ? CPU首先到一級(jí) Cache中找 ? 如果沒(méi)有 ， CPU到二級(jí) Cache中找 ? 如果沒(méi)有 ， CPU到系統(tǒng)內(nèi)存中找 一級(jí) Cache， CPU先訪(fǎng)問(wèn)，性能對(duì)系統(tǒng)性能作用很大 Cache與主存儲(chǔ)器 七、其他問(wèn)題 例如：總線(xiàn) 八種總線(xiàn)： 緩存，局部，內(nèi)存， PCI， SCSI， USB， IDE， ISA 傳輸速度和功能 總線(xiàn)