第二章指令系統(tǒng)-資料下載頁
2025-08-01 13:02本頁面
【正文】 ZZZ COMP R1,R2,LOOP WWW a)調(diào)整前程序 XXX LOOP： YYY …… ZZZ COMP R1,R2,LOOP XXX WWW b)調(diào)整后程序 如果轉(zhuǎn)移成功，則執(zhí)行下面的XXX指令，然后返回 LOOP；如果轉(zhuǎn)移不成功，則取消下面的XXX指令，執(zhí)行 WWW指令。 后 取指 執(zhí)行 取指 執(zhí)行 取指 執(zhí)行 取指 執(zhí)行 產(chǎn)生轉(zhuǎn)移地址 指令作廢 重新取指令 重疊寄存器窗口技術(shù) A局部寄存器 A,B公用寄存器 B局部寄存器 B,C公用寄存器 C局部寄存器 C,D公用寄存器 …… 全局寄存器 137 132 131 122 121 116 115 106 105 100 99 90 89 84 10 9 0 A局部寄存器 傳送參數(shù) B局部寄存器 傳送參數(shù) 傳送參數(shù) C局部寄存器 傳送參數(shù) 傳送參數(shù) 寄存器重疊 寄存器重疊 局部寄存器 與下一個過程合用 與上一個過程合用 全局寄存器 31 26 25 16 15 10 9 0 A過程寄存器窗口 指令流調(diào)整技術(shù) ADD R1,R2,R3 。(R1)+(R2)→R3 ADD R3,R4,R5 。(R3)+(R4)→R5 MUL R6,R7,R3 。(R6) (R7)→R3 MUL R3,R8,R9 。(R3) (R8)→R9 a)調(diào)整前的指令序列 ADD R1,R2,R3 MUL R6,R7,R0 ADD R3,R4,R5 MUL R0,R8,R9 b)調(diào)整后的指令序列 消除數(shù)據(jù)相關(guān) 硬件為主固件為輔 RISC要求主要指令在單個周期內(nèi)執(zhí)行完成，因此，主要采用硬連線邏輯實現(xiàn)。對于少數(shù)復(fù)雜的指令，可以使用微程序（固件）實現(xiàn)， 并且較多使用全水平型微指令。 RISC優(yōu)化編譯技術(shù) RISC是硬件和軟件相結(jié)合的產(chǎn)物。 RISC硬件設(shè)計為優(yōu)化編譯程序設(shè)計帶來如下方便： 1) RISC指令系統(tǒng)比較簡單，而且對稱、均勻，簡化了編譯程序復(fù)雜指令選擇工作。 2) RISC尋址方式簡單，指令大都在寄存器之間進行操作，因此省卻了存儲器地址計算、訪問工作。 3) RISC大多數(shù)指令在一個周期完成，方便編譯器調(diào)整指令序列。 RISC給編譯器造成的困難： 1) 編譯器需要使用大量的寄存器，因此，必須精心安排寄存器的用法，發(fā)揮寄存器的效率。 2) 編譯器要做數(shù)據(jù)和控制相關(guān)分析，要調(diào)整指令序列，并與硬件相配合實現(xiàn)指令延遲技術(shù)和指令取消技術(shù)。 3) 程序量較大，需要建立復(fù)雜的子程序庫。 CISC和 RISC體系結(jié)構(gòu)比較 CISC和 RISC體系結(jié)構(gòu)到底誰更好？ ?RISC支持者：廉價、速度快。 ?RISC反對者：軟件開發(fā)復(fù)雜。 眼下事實： 75%的 PC、工作站和服務(wù)器基于 CISC體系結(jié)構(gòu)。 背后原因： CISC和 RISC體系結(jié)構(gòu)越來越接近。許多 RISC芯片仍然支持更多過去的 CISC芯片，今天 CISC芯片也運用了很多與RISC體系結(jié)構(gòu)相關(guān)技術(shù)，因此， CISC和 RISC共同發(fā)展。 主存儲器 合一高速緩存 指令 /數(shù)據(jù)通路 控制部件 控制 存儲器 （指令）主存儲器（數(shù)據(jù)） 數(shù)據(jù)高速緩存 數(shù)據(jù)通路 硬連線控制部件 數(shù)據(jù)高 速緩存 （ a）經(jīng)典 CISC處理器 （ b）純 RISC處理器 小規(guī)模寄存器堆 大型寄存器堆 經(jīng)典 CISC和純 RISC處理器的體系結(jié)構(gòu)區(qū)別 經(jīng)典 CISC和純 RISC體系結(jié)構(gòu)的特征 特性 經(jīng)典 CISC體系結(jié)構(gòu) 純 RISC體系結(jié)構(gòu) 指令格式 可變格式： 16~32和 64位 固定 32位指令 時鐘頻率 隨技術(shù)發(fā)展而變化 隨技術(shù)發(fā)展而變化 寄存器堆 8~24個通用寄存器 32~192個分離的整數(shù) 和浮點寄存器堆 指令系統(tǒng) 規(guī)模和類型 約 300條， 多于 48種指令類型 約 100條，除取 /存外， 大都基于寄存器 尋址方式 約 12種 ,包含間接 /變址尋址 3~5種 ,只有取 /存尋址存儲器 高速緩存設(shè)計 較早使用合一高速緩存， 有些使用分離高速緩存 大多數(shù)使用分離的 數(shù)據(jù)和指令高速緩存 CPI及平均 CPI 1~20個周期 ,平均 4個 簡單操作 1個周期 ,平均約 CPU控制 大多數(shù)用微程序控制， 有些使用硬連線控制 大多數(shù)用硬連線控制， 沒有控制存儲器 代表性 商品化處理器 Intel x86,Vax8600,IBM390, MC68040,Intel Pentium, AMD486和 Cyrix686 SunUltraSparc,MIPS R10000 Power PC604,HP PA8000, Digital Alpha 21164 混合 CISC/RISC體系結(jié)構(gòu) Pentium Pro處理器的 CISC/RISC體系結(jié)構(gòu) 前 端 部 分 基于 RISC 核心 DB AB 將 X86代碼轉(zhuǎn)化為 RISC指令
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號-1