【正文】 氧化就可以在整個(gè)硅片上生長一層薄氧化層，采用N型埋層可以對這層氧化層進(jìn)行光刻，并刻蝕N型雜質(zhì)注入的窗口。3. 外延生長N型埋層退火后，除去氧化層，進(jìn)行第二次外延淀積，：在第二次外延生長過程中，反應(yīng)會(huì)使N型埋層雜質(zhì)析出并重新淀積，這個(gè)過程稱為自動(dòng)摻雜，可以引起在一次和二次外延層的交界面形成N型硅薄層，并減小相鄰阱之間的距離。4. N阱擴(kuò)散和深重?fù)诫sN區(qū)生長一層薄氧化層，進(jìn)行光刻并進(jìn)行磷離子注入，接著向下推結(jié)形成阱區(qū)擴(kuò)散，在阱與埋層接觸之前停止推結(jié)，以方便在制作工藝中適當(dāng)?shù)牟迦胫負(fù)诫sN型淀積。在阱推結(jié)的過程中會(huì)形成一層薄的氧化層，可以用它對重?fù)诫sN型淀積進(jìn)行光刻。另一方面，N阱擴(kuò)散會(huì)影響PMOS管和雙極型晶體管的某些參數(shù)。例如，段溝道的PMOS晶體管需要一個(gè)中度摻雜的阱以防止擊穿，而雙極型晶體管需要一個(gè)輕摻雜的阱以形成集電極漂移，因此要選擇一個(gè)折衷的摻雜濃度來滿足MOS器件和雙極型器件的性能需求。： N阱擴(kuò)散和深重?fù)诫sN區(qū)剖面圖5. 基區(qū)注入在硅片上生長一層厚度均勻的薄緩沖氧化層，使用基區(qū)掩膜版進(jìn)行光刻通過硼注入形成P型區(qū)，隨后再進(jìn)行退火工藝，然后通過高溫工藝完成基區(qū)推結(jié)并確定最終的結(jié)深。：6. 反型槽模擬BiCMOS工藝采用與多晶硅柵CMOS工藝相同的LOCOS工藝，也就是使用反型槽掩膜版光刻厚的LPCVD氮化層，并刻蝕最終形成的場氧化層區(qū)域。：反型槽有兩個(gè)作用：1. 包圍基區(qū)，以防止增強(qiáng)氧化層的擴(kuò)散對基區(qū)造成過推結(jié)；2. 包圍肖特基接觸，允許基區(qū)和發(fā)射區(qū)的接觸刻蝕同時(shí)進(jìn)行。7. 溝道終止注入由于模擬BiCMOS使用的硅晶體的（100）面，因此需要溝道終止注入提高厚場閾值的閾值電壓使其高于正常的工作電壓。大面積的硼溝道終止注入可以調(diào)整P型外延層上的厚場閾值電壓，光刻后再進(jìn)行磷溝道終止注入以確定阱區(qū)的厚場閾值電壓。：8. LOCOS處理LOCOS氧化是采用整齊或高壓來提高氧化生長速率，然后除去氮化層以及下面的緩沖氧化層。：9. 閾值調(diào)節(jié)硼調(diào)節(jié)閾值注入可以同時(shí)提高NMOS管的閾值電壓或者較低PMOS管的閾值電壓。選擇合適摻雜濃度的阱和外延層，可以同時(shí)將NMOS管和PMOS管的閾值電壓調(diào)整到期望值。閾值的調(diào)整工藝包括在硅片上涂光刻膠，掩膜光刻，離子注入，最后除去氧化層。：10. 多晶硅的淀積及光刻MOS晶體管的柵由淀積本證多晶硅后大面積磷淀積摻雜形成的重?fù)诫sN型多晶硅構(gòu)成的。：11. 源漏注入在硅片上涂一層光刻膠，采用輕摻雜的N型源漏注入的掩膜版進(jìn)行光刻磷注入形成自對準(zhǔn)于多晶硅柵的輕摻雜源區(qū)和漏區(qū)。氧化層各向同向淀積。在硅片上再涂一層光刻膠，再采用重?fù)诫s的N型源漏離子注入。值得注意的是，PMOS晶體管不需要輕摻雜上的漏區(qū)注入。：12. 金屬化及保護(hù)層雙層金屬流程一般需要5個(gè)步驟：接觸，一層金屬，通孔，二層金屬，最后一層是保護(hù)層。接觸孔是用于柵和一層金屬或者襯底，一層金屬之間的連接，它可以有效控制硅片的電阻，并可以形成肖特基二極管。通孔用于一層金屬與二層金屬之間的連接，雙層互聯(lián)的通孔設(shè)計(jì)需要注意幾點(diǎn)規(guī)則：不能使用疊置類型的通孔；與第二層金屬的連線必須通過第一層金屬；通孔應(yīng)該是非垂直形狀，已取得較好的臺(tái)階覆蓋。為了避免一層金屬與二層金屬直接接觸，在它們之間通常生長一層阻擋層，一般使用TiN來作為這層阻擋層。在硅集成電路中，金屬連線一般要滿足以下幾點(diǎn)要求：與摻雜硅或者多晶硅形成的歐姆接觸電阻要盡可能的小，從而提高電路的速度；金屬材料的抗電遷移性能好，可以在長期較高電流密度下符合，不致引起金屬失效；鍵合點(diǎn)可以長期工作。最常用的金屬互聯(lián)線是Cu和Al。在所有的工藝完成之后在器件的最外層加一層保護(hù)層通常選用氮化硅來作為這層保護(hù)層。：第五章 總結(jié)在這次畢業(yè)設(shè)計(jì)中，我的主要工作有：掌握集成運(yùn)算放大器的基本工作原理；學(xué)習(xí)版圖的畫法及注意事項(xiàng)；了解BiCMOS工藝，并熟悉工藝流程。在學(xué)習(xí)集成運(yùn)算放大器的工作原理時(shí)，我通過查閱資料，并結(jié)合在學(xué)校學(xué)過的專業(yè)知識(shí)，從簡單的單級(jí)放大器到差分放大器再到運(yùn)算放大器，逐步深入了解它們的工作原理。通過電路仿真，我更加深刻的理解了運(yùn)算放大器的各個(gè)參數(shù)的意義，并且更清楚各參數(shù)的變化對電路性能的影響。例如：增益、功耗、電壓擺幅、速度、線性度和噪聲等，它們之間相互影響，相互制約，我們可以選擇犧牲其中的一些參數(shù)，來獲取其他參數(shù)給電路帶來的優(yōu)良性能（如可犧牲高增益來獲取電路好的線性度，犧牲電壓擺幅可獲得低的電路功耗等）。同時(shí)我還粗略的了解了放大器的頻率特性。在版圖的繪制過程中，我也學(xué)到了不少知識(shí)。首先在畫單管的時(shí)候，我們可以建立自己的底層單元，在整個(gè)版圖的繪制中，我們可以調(diào)用底層單元，這樣不僅減少工作量，而且在DRC驗(yàn)證出錯(cuò)時(shí)可以避免挪動(dòng)太多，只需修改底層單元就可以將整個(gè)版圖中出現(xiàn)的相同錯(cuò)誤全部改正，這樣就可以很方便的完成版圖編輯工作。其次，在版圖的編輯過程中，我也學(xué)會(huì)合理布局，盡量減小版圖的面積，在減小版圖面積的同時(shí)還需要考慮整體版圖的美觀、布局對電路性能的影響以及布線等各方的因素。最后就是驗(yàn)證方面的知識(shí)，主要包括DRC驗(yàn)證和LVS驗(yàn)證，了解它們的驗(yàn)證步驟以及驗(yàn)證出錯(cuò)后該如何修改。例如DRC驗(yàn)證時(shí)出錯(cuò)率最高的就是層與層、鋁線與鋁線之間的間距，這就要求我在繪制版圖之前必須熟悉工藝規(guī)則；在LVS驗(yàn)證時(shí)，錯(cuò)誤主要表現(xiàn)在管子的尺寸和個(gè)數(shù)不匹配，端口連接不匹配等，這就要求我在繪制版圖的過程中藥認(rèn)真仔細(xì)。最后的工作就是了解BiCMOS工藝，我主要了解了BiCMOS工藝發(fā)展及其應(yīng)用領(lǐng)域，熟悉工藝流程。通過畢業(yè)設(shè)計(jì)，我不但學(xué)習(xí)到許多專業(yè)知識(shí)，同時(shí)還鍛煉了我在工作時(shí)的細(xì)心、耐心與虛心以及刻苦鉆研的精神，這不僅是為了完成這次畢業(yè)設(shè)計(jì)，更為我以后步入社會(huì)，走上工作崗位積累了寶貴的財(cái)富。致 謝經(jīng)過幾個(gè)月的努力，終于將畢業(yè)設(shè)計(jì)和論文完成了。在這次畢業(yè)設(shè)計(jì)和論文的撰寫中，我要感謝劉老師時(shí)刻關(guān)心我的畢業(yè)設(shè)計(jì)進(jìn)展情況。在這里，我要衷心的感謝王瑾同事對我的耐心講解和悉心指導(dǎo)，在他的幫助下，我順利完成了畢業(yè)設(shè)計(jì)。在畢業(yè)設(shè)計(jì)的過程中，我出現(xiàn)過許多問題，王瑾同事給了我許多專業(yè)方面的指導(dǎo)，并向我提出了很多建議和意見。當(dāng)我的版圖沒有經(jīng)過驗(yàn)證時(shí)，他又讓我耐心檢查錯(cuò)誤并告訴我更合理的畫法；還為我仔細(xì)講解了電路原理；在最后的仿真中， 當(dāng)然還得感謝我的父母，在這一個(gè)月的艱苦奮斗中，他們默默的為我付出（每天為我做飯，并給我創(chuàng)造了一個(gè)安靜、舒適的環(huán)境）。尤其在我煩躁、沮喪的時(shí)候，他們給了我最大的安慰，使我能夠繼續(xù)努力和奮斗！ 可能，網(wǎng)絡(luò)是不能感謝的，但我在此也要感謝它，因?yàn)槲以诤棋木W(wǎng)絡(luò)資源中找到自己寫作最需要的資料，雖然我沒有廣博的計(jì)算機(jī)知識(shí)，但在網(wǎng)上使我有了再次學(xué)習(xí)的機(jī)會(huì)。 最后，還要感謝所有幫助過我的人，謝謝你們！參考文獻(xiàn)[1] 劉樹林，程紅麗．低頻電子線路．北京：機(jī)械工業(yè)出版社．[2] 朱正涌，張海洋，朱元紅．半導(dǎo)體集成電路（第二版）．北京：清華大學(xué)出版社．[3] 劉樹林，張華曹，柴長春．半導(dǎo)體器件物理．北京：電子工業(yè)出版社．[4] 關(guān)旭東．硅集成電路工藝基礎(chǔ)．北京：北京大學(xué)出版社．[5] （美）Behzad Razavi．：西安交通大學(xué)出版社．[6] 張建人. ： [7] （美）Alan ：[8] 張延慶，張開華，朱兆宗．半導(dǎo)體集成電路．上海：[9] 王振紅．運(yùn)算放大器應(yīng)用．北京：化學(xué)工業(yè)出版社．[10] 譚博學(xué)，. 北京：[11] —原理、：[12] ：[13] ．北京：電子工業(yè)出版社．[14] 李偉華．集成電路版圖基礎(chǔ)．北京：清華大學(xué)出版社．附錄（DRC驗(yàn)證規(guī)則） n阱(well) n阱的最小寬度 阱與阱之間的最小間距 ndiff到nwell的最小間距 pdiff到nwell的最小間距 pmos器件必須在nwell內(nèi) 有源區(qū)（active） 有源區(qū)的最小寬度 有源區(qū)之間的最小間距 多晶硅（poly） 多晶硅的最小寬度 多晶硅間的最小寬度 多晶硅與有源區(qū)的最小間距 多晶硅柵在場區(qū)上的最小露頭 源、漏與柵的最小間距 引線孔（contact） 引線孔的最小寬度 引線孔間的最小間距 多晶硅覆蓋引線孔的最小間距 metal1覆蓋引線孔的最小間距 金屬1（metal1） 金屬1的最小寬度 1u 金屬1間的最小間距 金屬2（metal2） 金屬2的最小寬度 金屬2間的最小間距 金屬2的最小挖槽深度 通孔（via） 通孔的最小寬度 通孔間的最小間距 通孔與引線孔間的最小間距 metal1覆蓋通孔的最小間距 metal2覆蓋通孔的最小間距 通孔與多晶硅的最小間距 49