hspice簡(jiǎn)介-資料下載頁(yè)
2025-07-15 18:55本頁(yè)面
【正文】 個(gè) .NODESET語(yǔ)句保存。 ? 語(yǔ)法： ? .SAVE TYPE=type_keyword FILE=save_fileLEVEL=level_keyword TIME=save_time 1. .SAVE and .LOAD ? .LOAD語(yǔ)句 ? 使用 .LOAD語(yǔ)句去輸入與 .SAVE語(yǔ)句存儲(chǔ)在一起的文件的內(nèi)容。與 .SAVE語(yǔ)句存儲(chǔ)在一起的文件在此點(diǎn)包含工作點(diǎn)的信息，在分析中 .SAVE語(yǔ)句被執(zhí)行。 ? 不要在連接的網(wǎng)表文件中使用 .LOAD語(yǔ)句。 ? 語(yǔ)法 ? .LOAD FILE=load_file ? 詳細(xì)見(jiàn)中文版的 P121和 P122 2. .IC or .NODESET ? This statement provides an alternative way to specify initial conditions of nodes (and thus over capacitors). .IC Vnode1 = value Vnode2 = value etc. .NODESET Vnode1 = value Vnode2 = value etc. sweep ? 參數(shù)掃描，可以掃描 data和參數(shù) (包括 temp) ? 例如 ? .TRAN 200P 20N SWEEP TEMP 55 75 10 ? .temp 55 75 10 .TRAN 200P 20N ? .TRAN 1n 100n SWEEP DATA=devinf .DATA devinf width length thresh cap + 50u 30u + 25u 15u + 5u 2u .ENDDATA 八．經(jīng)驗(yàn)談 1. 注釋及版本管理的問(wèn)題 ?這個(gè)跟計(jì)算機(jī)程序源代碼管理十分類似。 ?好的注釋為你減少錯(cuò)誤的可能性和為別人減少讀懂你仿真的時(shí)間 ?好的版本管理使你的很方便的從改錯(cuò)的或者改糟糕的版本恢復(fù)。 2．善用 .op ? Op會(huì)輸出所有的工作點(diǎn)信息，這樣方便你分析電路的錯(cuò)誤，防止出現(xiàn)因?yàn)楣茏庸ぷ鳡顟B(tài)不正常而引起的電路工作不正常，它也可以提醒我們電路工作中管子的狀態(tài)的重要性。 3. 常見(jiàn)的錯(cuò)誤 ? Failure to converge (OP and DC) – The DC solver uses an iterative method to find the operating point, but some circuits exist which have no or multiple operating points. The best solution is to perform hand analysis of your circuit to make sure that you haven‘t done this. ? No DC Path to ground (OP and DC) – This often happens with floating MOSFET gates. Just add a resistor between the node and ground, or use the .IC or .NODESET mands to create an initial condition. Be warned, however, that .NODESET and .IC can cause convergence problems. ? Stability Problems (TRAN) – Sometimes a transient analysis shows a ―ringing‖ or oscillation that shouldn‘t be there. This can often be solved by reducing the maximum time step or using slower rise and fall times for independent sources. ? 注意：不要把 HSPICE的 lib和要仿真的網(wǎng)表放在中文目錄下，或者把網(wǎng)表名改成中文名。 一般來(lái)說(shuō)可以分為兩種情況 : ? 初始情況狀態(tài)不收斂 ? 瞬態(tài)仿真時(shí)電路出現(xiàn)間斷點(diǎn) 初始情況下不收斂 : ?產(chǎn)生原因：由于反饋的存在，電路在實(shí)際仿真時(shí)會(huì)出現(xiàn)多個(gè)穩(wěn)態(tài)而造成了不收斂。 ?解決方法 :通過(guò)觀察 hspice仿真報(bào)錯(cuò)，找出不收斂的模塊，在其內(nèi)部使用 .ic語(yǔ)句使電路工作于正常的工作狀態(tài)。 瞬態(tài)仿真時(shí)電路出現(xiàn)間斷點(diǎn) : ? 產(chǎn)生原因及現(xiàn)象：主要是由于電路工作狀態(tài)發(fā)生劇烈跳變所引起的，表現(xiàn)為仿真時(shí) hspice長(zhǎng)時(shí)間的停在仿真界面，或報(bào)錯(cuò)為 :The internal timestep is too 通過(guò)設(shè)置 .ic語(yǔ)句進(jìn)行解決 . ? 將仿真步長(zhǎng)盡量適當(dāng)改小。 ? 對(duì)于電路工作影響比較大的電源部分，使用 pwl形式，使它不發(fā)生跳變。 ? 在電路的初始條件下，使用 .options off對(duì)所有有源器件進(jìn)行初始化。 ? 對(duì)于電路中跳變過(guò)快的點(diǎn)，在其一端并聯(lián)一小電容，一般為 FF級(jí)別，不會(huì)對(duì)電路產(chǎn)生影響。更方便的方法是使用cshunt語(yǔ)句，給每個(gè)節(jié)點(diǎn)并聯(lián)一小電容，但此種作法有可能對(duì)電路功能產(chǎn)生影響。 5. 運(yùn)放的仿真 ?開(kāi)環(huán)增益、開(kāi)環(huán)頻響、共模增益、 PSRR、CMRR、共模輸入和輸出電壓范圍、開(kāi)環(huán)輸出電阻、瞬態(tài)相應(yīng)等 ?參見(jiàn) 《 CMOS 模擬集成電路的設(shè)計(jì)（第二版） 》 ， Phillip E. Allen， 運(yùn)算放大器的仿真和測(cè)量（ P249－ 259） 6 步長(zhǎng)的合理設(shè)置 ?步長(zhǎng)的設(shè)置一定要合理，如果 CLK的周期是1u，占空比為 50％，那么用 tran掃描的時(shí)候步長(zhǎng)理論上至少是 ，但是實(shí)際上應(yīng)該為，否則 CLK就不在是方波，而是鋸齒波。這在仿真 數(shù)字電路 的時(shí)候一定要注意。 ?當(dāng)掃描遲滯特性的時(shí)候，如果步長(zhǎng)設(shè)置過(guò)大，就無(wú)法看出有遲滯。 Thanks!
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1