電路原理圖設(shè)計(jì)-資料下載頁
2025-06-30 07:37本頁面
【正文】 ssociated With Compnents 單元找到 Changed Room Definitions 、 Extra Room Definitions 和 Extra Components Classes ，在這些選項(xiàng)右邊的 Mode 下拉列表選擇 Ignore Differences 。這樣原理圖設(shè)計(jì)等級(jí)特性之間的不同就被忽略。對(duì)不同的項(xiàng)目可能設(shè)置會(huì)有所不同，但是一般采用默認(rèn)設(shè)置。 單擊 Set To Default 一按鈕，可以恢復(fù)到系統(tǒng)默認(rèn)設(shè)置。 ◆ ECO Generation （電氣更改命令）選項(xiàng)卡 在規(guī)則檢查設(shè)置對(duì)話框中單擊 ECO Generation 標(biāo)簽，將彈出 ECO Generation 選項(xiàng)卡，如圖 3 — 20 所示。 圖 3 — 20 ECO Gerleraion 選項(xiàng)卡 通過在比較器中找到原理圖的不同，當(dāng)執(zhí)行電氣更改命令后， ECO Generation 顯示更改類型詳細(xì)說明。主要用于原理圖的更新時(shí)顯示更新的內(nèi)容與以前文件的不同。 ECO （ Engineering Change Order ） Generation 主要設(shè)置與元件、網(wǎng)絡(luò)和參數(shù)相關(guān)的改變，對(duì)于每種變換都可以通過 Mode 列表框的下拉列表中選擇 Generate Change Orders （檢查電氣更改命令）還是 Ignore Differences （忽略不同）。 單擊 Set To Defaults 按鈕，可以恢復(fù)到系統(tǒng)默認(rèn)設(shè)置。 Options （選項(xiàng)）選項(xiàng)卡 在規(guī)則檢查設(shè)置對(duì)話框中單擊 Options 標(biāo)簽，將彈出 Options 選項(xiàng)卡，圖 3 － 21 所示。 ● Output path （輸出路徑）區(qū)域：可以設(shè)置各種報(bào)表的輸出路徑。默認(rèn)的路徑是系統(tǒng)在當(dāng)前項(xiàng)目文檔所在文件夾內(nèi)創(chuàng)建。對(duì)于文件路徑的選擇主要考慮用戶是希望設(shè)置單獨(dú)的文件夾保存所有的設(shè)計(jì)項(xiàng)目，還是為每個(gè)項(xiàng)目中設(shè)置一個(gè)文件夾。 圖 3 — 21 Options 選項(xiàng)卡 ● Output Options 區(qū)域：有四個(gè)復(fù)選項(xiàng)設(shè)置輸出文件。 Open outputs after pile （編譯后輸出文件）、 Timestamp folder （時(shí)間信息文件夾）、 Archive project document （存檔項(xiàng)目文件）、 Use separate folder for each output type （對(duì)每個(gè)輸出類型使用獨(dú)立的文件夾）。 ● Netlist Options 區(qū)域：有兩個(gè)復(fù)選項(xiàng)分別為 Allow ports to Name Nets 和 Allow Sheet Entries to Name Nets 。 Allow ports to Name Nets 表示允許用系統(tǒng)所產(chǎn)生的網(wǎng)絡(luò)名來代替與輸人輸出端口相關(guān)聯(lián)的網(wǎng)絡(luò)名。如果所設(shè)計(jì)的項(xiàng)目只是簡(jiǎn)單的原理圖文檔，不包含層次關(guān)系，可以選擇此項(xiàng)。 Allow Sheet Entries to Name Nets 表示允許用系統(tǒng)所產(chǎn)生的網(wǎng)絡(luò)名來代替與子圖入口相關(guān)聯(lián)的網(wǎng)絡(luò)名。該項(xiàng)為系統(tǒng)默認(rèn)設(shè)置選項(xiàng)。 編譯項(xiàng)目 編譯項(xiàng)目就是在設(shè)計(jì)文檔中檢查原理圖的電氣規(guī)則錯(cuò)誤。執(zhí)行菜單命令 Project ／ Compile PCB Project ，系統(tǒng)開始編譯 Myproject1. PrjPCB 。當(dāng)項(xiàng)目被編譯時(shí)，在項(xiàng)目選項(xiàng)中設(shè)置的錯(cuò)誤檢查都會(huì)被啟動(dòng)，同時(shí)彈出 Message 窗口顯示錯(cuò)誤信息。如果原理圖繪制正確，將不會(huì)彈出 Message 窗口。 下面以 Myprojectl ． PrjPCB 的 555 原理圖為例，刪除 NE555P 的第四腳與電源連接的導(dǎo)線，并說明如何設(shè)置項(xiàng)目選項(xiàng)和編譯項(xiàng)目，其步驟如下： (1) 如果正確繪制 555 原理圖，執(zhí)行菜單命令 Project/Compile PCB Project ，將不會(huì)彈出 Message 窗口。 （ 2 ）選中 NE555P 的第四腳與電源連接的導(dǎo)線，然后刪除這段導(dǎo)線。 （ 3 ）然后再執(zhí)行菜單命令 Project/Compile PCB Project ，將彈出錯(cuò)誤檢查報(bào)告，如圖 3 — 22 所示。圖 3 — 22 錯(cuò)誤檢查報(bào)告 （ 4 ）通過錯(cuò)誤報(bào)告中敘述的錯(cuò)誤類型可以修改在原理圖的錯(cuò)誤。在 Message 對(duì)話框中單擊一個(gè)錯(cuò)誤，打開 Compile Error 對(duì)話框，如圖 3 － 23 所示。同時(shí)在 Compile Error 對(duì)話框顯示錯(cuò)誤的詳細(xì)信息。從 Compile Error 對(duì)話框中單擊錯(cuò)誤跳轉(zhuǎn)到原理圖的違反對(duì)象進(jìn)行檢查或修改。此時(shí)修改對(duì)象高亮顯示，電路圖上的其他元件和導(dǎo)線模糊。修改完成后，可以單擊圖紙有下方的 Clear 按鈕，清除圖紙的模糊狀態(tài)。 圖 3 － 23 Compile Error 對(duì)話框 （ 5) 修改完成后，重新編譯項(xiàng)目，直至不再顯示錯(cuò)誤為止。保存項(xiàng)目文件，為 PCB 文件設(shè)計(jì)作好準(zhǔn)備。 小 結(jié) 本章圍繞繪制一幅 555 原理圖展開對(duì)電路設(shè)計(jì)流程的具體分析，盡管 555 原理圖非常簡(jiǎn)單，但是讀者不妨按照本節(jié)介紹的具體操作步驟，另找一份比較復(fù)雜的原理圖試著繪制自己的第一張?jiān)韴D，就能基本上領(lǐng)會(huì)原理圖設(shè)計(jì)的基本方法和技巧。 習(xí) 題 1 ．了解 Protel DXP 集成庫(kù)的概念。 2 ．通過在原理圖庫(kù)文件中查找元件（如 ADC831 ）熟悉元件庫(kù)管理器的打開方式以及如何搜索元件、添加刪除元件等。 3 ．打開 Protel DXP 提供的例子（如 Analog Amplifier ． schdoc ），在同一張?jiān)韴D圖紙上的其他地方重新繪制 UA741 的簡(jiǎn)單放大電路。達(dá)到熟悉元件庫(kù)的管理和熟練 使用繪圖工具欄的目的。 4 ．打開 Protel DXP 提供的例子（如 Analog Amplifier ． schdoc ），按照 3 ． 2 節(jié)介紹的具體操作方法實(shí)現(xiàn)對(duì)原理圖中元件的選取、刪除等操作。 21 / 2
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1