單片機數(shù)控電流源設(shè)計-資料下載頁
2025-06-29 22:15本頁面
【正文】 es the code bytes during Flash programming and outputs the code bytes during program verification. External pullups are required during program verification. Port 1 is an 8bit bidirectional I/O port with internal pullups. The Port 1 output buffers can sink/source four TTL inputs. When 1s are written to Port 1 pins, they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 1 pins that are externally being pulled low will source current (IIL) because of the internal pullups. In addition, and can be configured to be the timer/counter 2 external count input () and the timer/counter 2 trigger input (), respectively, as shown in the following 1 also receives the loworder address bytes during Flash programming and program verification. Port 2 is an 8bit bidirectional I/O port with internal pullups. The Port 2 output buffers can sink/source four TTL inputs. When 1s are written to Port 2 pins, they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 2 pins that are externally being pulled low will source current (IIL) because of the internal pullups. Port 2 emits the highorder address byte during fetches from external program memory and during accesses to external data memory that use 16bit addresses (MOVX @ DPTR). In this application, Port 2 uses strong internal pullups when emitting 1s. During accesses to external data memory that use 8bit addresses (MOVX @ RI), Port 2 emits the contents of the P2 Special Function Register. Port 2 also receives the highorder address bits and some control signals during Flash programming and verification. Port 3 is an 8bit bidirectional I/O port with internal pullups. The Port 3 output buffers can sink/source four TTL inputs. When 1s are written to Port 3 pins, they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 3 pins that are externally being pulled low will source current (IIL) because of the pullups . Port 3 also serves the functions of various special features of the AT89C51, as shown in the following table. Port 3 also receives some control signals for Flash programming and programming verification.中文文獻(xiàn)AT89C52的芯片解釋AT89S52是一種低功耗、高性能CMOS8位微控制器，具有 8K 在系統(tǒng)可編程Flash 存儲器。使用Atmel 公司高密度非 易失性存儲器技術(shù)制造，與工業(yè)80C51 產(chǎn)品指令和引腳完 全兼容。片上Flash允許程序存儲器在系統(tǒng)可編程，亦適于常規(guī)編程器。在單芯片上，擁有靈巧的8 位CPU 和在系統(tǒng) 可編程Flash，使得AT89S52為眾多嵌入式控制應(yīng)用系統(tǒng)提 供高靈活、超有效的解決方案。 AT89S52具有以下標(biāo)準(zhǔn)功能： 8k字節(jié)Flash，256字節(jié)RAM， 32 位I/O 口線，看門狗定時器，2 個數(shù)據(jù)指針，三個16 位 定時器/計數(shù)器，一個6向量2級中斷結(jié)構(gòu)，全雙工串行口， 片內(nèi)晶振及時鐘電路。另外，AT89S52 可降至0Hz 靜態(tài)邏 輯操作，支持2種軟件可選擇節(jié)電模式?？臻e模式下，CPU 停止工作，允許RAM、定時器/計數(shù)器、串口、中斷繼續(xù)工作。掉電保護方式下，RAM內(nèi)容被保存，振蕩器被凍結(jié)， 單片機一切工作停止，直到下一個中斷或硬件復(fù)位為止。 R 8 位微控制器 8K 字節(jié)在系統(tǒng)可編程Flash 2 引腳結(jié)構(gòu) 引腳功能描述 VCC : 電源 GND: 地 P0 口：P0口是一個8位漏極開路的雙向I/O口。作為輸出口，每位能驅(qū)動8個TTL邏 輯電平。對P0端口寫“1”時，引腳用作高阻抗輸入。當(dāng)訪問外部程序和數(shù)據(jù)存儲器時，P0口也被作為低8位地址/數(shù)據(jù)復(fù)用。在這種模式下， P0具有內(nèi)部上拉電阻。 在flash編程時，P0口也用來接收指令字節(jié)；在程序校驗時，輸出指令字節(jié)。程序校驗 時，需要外部上拉電阻。 P1 口：P1 口是一個具有內(nèi)部上拉電阻的8 位雙向I/O 口，p1 輸出緩沖器能驅(qū)動4 個 TTL 邏輯電平。對P1 端口寫“1”時，內(nèi)部上拉電阻把端口拉高，此時可以作為輸入 口使用。作為輸入使用時，被外部拉低的引腳由于內(nèi)部電阻的原因，將輸出電流（IIL）。 此外，（）和時器/計數(shù)器2 的觸發(fā)輸入（），具體如下表所示。 在flash編程和校驗時，P1口接收低8位地址字節(jié)。 引腳號 第二功能 T2（定時器/計數(shù)器T2的外部計數(shù)輸入），時鐘輸出 T2EX（定時器/計數(shù)器T2的捕捉/重載觸發(fā)信號和方向控制） MOSI（在系統(tǒng)編程用） MISO（在系統(tǒng)編程用） SCK（在系統(tǒng)編程用） P2 口：P2 口是一個具有內(nèi)部上拉電阻的8 位雙向I/O 口，P2 輸出緩沖器能驅(qū)動4 個 TTL 邏輯電平。對P2 端口寫“1”時，內(nèi)部上拉電阻把端口拉高，此時可以作為輸入 口使用。作為輸入使用時，被外部拉低的引腳由于內(nèi)部電阻的原因，將輸出電流（IIL）。 在訪問外部程序存儲器或用16位地址讀取外部數(shù)據(jù)存儲器（例如執(zhí)行MOVX @DPTR） 時，P2 口送出高八位地址。在這種應(yīng)用中，P2 口使用很強的內(nèi)部上拉發(fā)送1。在使用 8位地址（如MOVX @RI）訪問外部數(shù)據(jù)存儲器時，P2口輸出P2鎖存器的內(nèi)容。 在flash編程和校驗時，P2口也接收高8位地址字節(jié)和一些控制信號。 P3 口：P3 口是一個具有內(nèi)部上拉電阻的8 位雙向I/O 口，p2 輸出緩沖器能驅(qū)動4 個 TTL 邏輯電平。對P3 端口寫“1”時，內(nèi)部上拉電阻把端口拉高，此時可以作為輸入 口使用。作為輸入使用時，被外部拉低的引腳由于內(nèi)部電阻的原因，將輸出電流（IIL）。 P3口亦作為AT89S52特殊功能（第二功能）使用。 在flash編程和校驗時，P3口也接收一些控制信號。
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1