【正文】 線周期，則加快了數(shù)據(jù)的傳輸。9．什么叫時(shí)鐘周期？指令周期？總線周期？答：（1）指令周期：執(zhí)行一條指令所需要的時(shí)間稱為指令周期（Instruction Cycle），它包括取指令、指令譯碼和執(zhí)行等操作，不同指令的指令周期是不相同的。 （2）總線周期：微處理器通過總線實(shí)現(xiàn)一次訪問存儲(chǔ)器或I/O接口操作所經(jīng)歷的時(shí)間稱為總線周期（Bus Cycle），總線周期可以分為讀存儲(chǔ)器、寫存儲(chǔ)器、讀I/O接口、寫I/O接口及取出指令等5種基本的總線周期。（3）時(shí)鐘周期：時(shí)鐘周期(Clock Cycle，CLK)是指微處理器工作主頻脈沖的周期，早期8086的主頻5MHz，則時(shí)鐘周期為200ns，現(xiàn)在微處理器的主頻一般都可以達(dá)到1000MHz，時(shí)鐘周期為1ns。10．解釋Pentium 微處理器的引腳信號(hào)和的定義。答：（1），Cache控制信號(hào)，輸出，低電平有效。CPU在讀操作時(shí)，此控制信號(hào)為低電平，表示CPU正在從主存中讀取數(shù)據(jù)到CPU內(nèi)部的Cache中；當(dāng)CPU進(jìn)行寫操作時(shí)，此信號(hào)為低電平，表示CPU內(nèi)部Cache中修改過的數(shù)據(jù)正在寫回到主存中。（2），突發(fā)就緒信號(hào)。輸入，低電平有效，當(dāng)其有效，表示外設(shè)已處于準(zhǔn)備好狀態(tài)，可以進(jìn)行數(shù)據(jù)傳輸。如果此信號(hào)在連續(xù)多個(gè)周期內(nèi)有效，則為突發(fā)傳輸狀態(tài)。11．如果要把內(nèi)存的256位代碼讀入CPU的高速緩存中，采用代碼讀，256位突發(fā)式數(shù)據(jù)線填充方式，控制信號(hào)M/、D/、W/、及各處于什么狀態(tài)？答：各位所處的狀態(tài)見表3所示。表3 各位所處的狀態(tài)表M/D/W/總線周期的操作傳送次數(shù)10000代碼讀,256位突發(fā)式數(shù)據(jù)線填充412．Pentium 微處理器內(nèi)部的主要功能部件有哪些？答：① 總線接口部件；② U流水線和V流水線；③ 指令高速緩沖存儲(chǔ)器Cache；④ 數(shù)據(jù)高速緩沖存儲(chǔ)器Cache；⑤ 指令預(yù)取部件；⑥ 指令譯碼器；⑦ 浮點(diǎn)處理部件FPU；⑧ 分支目標(biāo)緩沖器BTB；⑨ 微程序控制器中的控制ROM；⑩ 寄存器組。13．Pentium 微處理器主要結(jié)構(gòu)特點(diǎn)有哪四點(diǎn)？答：① 互相獨(dú)立的指令Cache和數(shù)據(jù)Cache。② 超標(biāo)量流水線。③ 重新設(shè)計(jì)的浮點(diǎn)運(yùn)算部件。④ 以BTB實(shí)現(xiàn)動(dòng)態(tài)轉(zhuǎn)換預(yù)測(cè)。第6章 （ 習(xí) 題）1．Pentium在實(shí)地址模式和V86模式下，可訪問存儲(chǔ)器空間的大小分別為多少字節(jié)？答：（1）在實(shí)地址模式下，可以訪問64KB存儲(chǔ)空間。（2）在V86模式下，如果禁止分頁，可以訪問64KB存儲(chǔ)空間；如果允許分頁功能的話，可以通過分頁機(jī)制，在4GB的物理地址范圍內(nèi)分配多個(gè)8086的1MB地址空間。2．Pentium工作在只分段不分頁、只分頁不分段以及既分段又分頁三種情況下，分別可訪問虛擬存儲(chǔ)空間的大小為多少字節(jié)？答：（1）只分段不分頁分段不分頁由16位的段選擇符和一個(gè)32位的偏移地址組成，段選擇符的低2位用于保護(hù)，高14位指示段，因此，一個(gè)進(jìn)程可允許的最大虛擬空間為214+32=64TB。（2）只分頁不分段Pentium在頁管理部件PU的管理下，可以按4KB和4MB兩種大小不同的頁面分頁。與程序的段選擇符無關(guān)，僅將指令提供的32位虛地址看成是32位的線性地址，無論按4KB分頁或是按4MB分頁，均可形成32位物理地址，進(jìn)程所擁有的最大虛存空間都是232=4GB。（3）分段分頁方式是先分段后分頁在分段的基礎(chǔ)上進(jìn)行分頁，分段所形成的32位線性地址不是最后的物理地址，而是提供給分頁部件，作為頁目錄（號(hào)）、頁表（號(hào)）以及頁內(nèi)偏移量，按4KB或4MB大小分頁。一個(gè)進(jìn)程的最大虛地址空間與只分段的虛地址模式相同，也是214+32=64TB。3．頁目錄表和與頁表分別占物理內(nèi)存最大空間是多少字節(jié)？答：Pentium 4KB分頁方式前提下，頁目錄表和與頁表分別占物理內(nèi)存最大空間是4KB。4．在虛擬8086模式下，若采用分頁機(jī)制，在從虛地址轉(zhuǎn)換到物理地址的過程中，可用到幾個(gè)頁目錄項(xiàng)和幾個(gè)頁表項(xiàng)？答：在虛擬86模式下，按照FFFFH16+FFFFH=10FFEFH計(jì)算可知，32位線性地址的最大值為0010FFEFH，高11位恒為0，那么b31~b22這高10位一定全為0，線性地址的高10位作為頁目錄項(xiàng)的基地址，所以V86方式下，只訪問頁目錄表中的第1個(gè)頁目錄項(xiàng)，本來可以有1024個(gè)頁目錄項(xiàng)。線性地址的中間10位地址中，一般情況下高2位（b2b20）均為0，所以只有低8位是有效位，那么可以訪問256個(gè)頁表項(xiàng)，考慮到FFFFH16+FFFFH=10FFEFH的特殊情況，則相加后產(chǎn)生上溢出，使得b20上溢出為1，在b20=1的溢出情況下，而b19~b0只有000H~00FH共16種可能，所以可查找的頁表項(xiàng)增加16個(gè)，變?yōu)?56+16=272個(gè)。本來共計(jì)可查找1024個(gè)頁表項(xiàng)，但是虛擬86模式下只可查找272個(gè)頁表項(xiàng)5．在段選擇符中，TI=0和TI=1，分別在LDT還是GDT中訪問描述符？答：TI=0，訪問GDT中的描述符；TI=1，訪問LDT中的描述符。6．當(dāng)前的段描述符存放在何處？答：存放在CPU中的段描述符高速緩沖器中。7．簡述只分段不分頁的地址轉(zhuǎn)換過程。請(qǐng)參考第6章 。8．簡述只分頁不分段的地址轉(zhuǎn)換過程。請(qǐng)參考第6章 。9．虛擬存儲(chǔ)（Vivtual Storage）機(jī)制主要由那些部分組成？答：虛擬存儲(chǔ)（Vivtual Storage）機(jī)制主要由CPU中的存儲(chǔ)管理部件、計(jì)算機(jī)的主存、輔存及操作系統(tǒng)共同組成。10．什么叫描述符表？描述符表分為哪兩類？答：（1）描述符表分為局部描述符表LDT和全局描述符表GDT。（2）（LDT和GDT）描述符表都是內(nèi)存的RAM區(qū)，系統(tǒng)只設(shè)置了一個(gè)GDT，但LDT有多個(gè)。（3）各任務(wù)公用的代碼段、數(shù)據(jù)段的段描述符以及LDT描述符、門描述符、任務(wù)狀態(tài)段TSS等系統(tǒng)段的描述符組成了全局描述符表GDT。（4）每個(gè)任務(wù)都有各自的代碼段CS、數(shù)據(jù)段DS、還可能有附加的數(shù)據(jù)段ES、FS、GS以及堆棧段等，每個(gè)段有一個(gè)64位的段描述符，各個(gè)任務(wù)組成了自己的局部描述符表LDT。 11．什么叫頁目錄項(xiàng)？什么叫頁表項(xiàng)？答：Pentium兼容386/486的4KB分頁方式，該方式采用兩級(jí)分頁方式，第一級(jí)有一個(gè)4KB的頁目錄表，可存放1024個(gè)頁目錄項(xiàng)，稱之為高級(jí)管理，第二級(jí)有一個(gè)4KB的頁表，可以存放1024個(gè)頁表項(xiàng)，稱之為低級(jí)管理。頁目錄項(xiàng)與頁表項(xiàng)均為32位（4字節(jié)）頁目錄項(xiàng)與頁表項(xiàng)的格式基本相同，其中，高20位分別是4KB頁表的基地址以及最終被指令所要訪問頁面（4KB）的基地址，顯然，頁表的首地址和頁面的首地址，其低12位都是0。頁目錄項(xiàng)與頁表項(xiàng)其他位為標(biāo)志位或控制位。12．存儲(chǔ)器特權(quán)級(jí)保護(hù)的分析。設(shè)當(dāng)前代碼段的特權(quán)級(jí)CPL，段選擇符請(qǐng)求的特權(quán)級(jí)RPL以及數(shù)據(jù)段描述符的特權(quán)級(jí)DPL如下表所示，回答4種組合中每一種組合能否將段選擇符裝入到數(shù)據(jù)段寄存器中，通過填寫下表，回答哪幾種能行？哪幾種不行？并將理由填入表中。答：遵照公式：MAX（CPL當(dāng)前代碼段值，RPL數(shù)據(jù)段選擇符值）≤DPL數(shù)據(jù)段描述符值時(shí)才能訪問，填寫如下表4。表4 CPL、RPL、DPL之間的關(guān)系當(dāng)前代碼段CPLRPLDPL訪問與否原因011可以(CPL、RPL) ≤ DPL111可以(CPL、RPL) = DPL311否CPL DPL221否(CPL、RPL) DPL13．簡述32位機(jī)既分段又分頁的地址轉(zhuǎn)換過程。 參考第6章 。第7章 （ 習(xí) 題）1．半導(dǎo)體存儲(chǔ)器從存取方式上分，可分為哪兩類，每類又分為哪一些？答：分為RAM與ROM兩大類：（1）RAMRAM按其工藝結(jié)構(gòu)分為雙極型與金屬氧化物半導(dǎo)體RAM兩類。① 雙極型RAM② MOS型RAMRAM按其工作方式分，有：① SRAM（靜態(tài)RAM） ② DRAM（動(dòng)態(tài)RAM）（2）ROM主要分為如下四種：掩膜式ROM、可編程只讀存儲(chǔ)器PROM（Programmble ROM）、紫外線擦除的可編程只讀存儲(chǔ)器EPROM（Ersable PROM）及電擦除可編程只讀存儲(chǔ)器EEPROM（Electrically EPROM）。2．什么叫半導(dǎo)體存儲(chǔ)器的存取周期？答：存取周期是指存儲(chǔ)器從接收到地址，到實(shí)現(xiàn)一次完整的讀出所經(jīng)歷的時(shí)間，通常取寫操作周期與讀操作周期相等，故稱為存取時(shí)間。因此也可以理解為存儲(chǔ)器進(jìn)行連續(xù)讀或?qū)懖僮魉试S的最短時(shí)間間隔。3．半導(dǎo)體存儲(chǔ)器芯片內(nèi)的地址譯碼有哪兩種方式？每種譯碼方式有何特點(diǎn)？答：單譯碼和雙譯碼兩種方式。單譯碼方式是將n位地址輸入到存儲(chǔ)器內(nèi)部譯碼器輸入端，經(jīng)譯碼后可以產(chǎn)生2n個(gè)輸出選擇信號(hào)，每個(gè)輸出選擇信號(hào)選中存儲(chǔ)陣列中的一個(gè)字，所以單譯碼方式也稱為字譯碼方式，缺點(diǎn)是譯碼輸出線遠(yuǎn)多于雙譯碼結(jié)構(gòu)。雙譯碼結(jié)構(gòu)需要2個(gè)譯碼電路，只有當(dāng)兩個(gè)譯碼器輸出的選擇線都有效時(shí)，交叉的存儲(chǔ)單元被選中。采用雙譯碼結(jié)構(gòu)其譯碼輸出選擇線大大減少，所以，在存儲(chǔ)芯片中一般采用雙譯碼結(jié)構(gòu)。4．已知某RAM芯片的存儲(chǔ)容量為16KB，ROM芯片的存儲(chǔ)容量為4K8位，問每種存儲(chǔ)芯片的地址線和數(shù)據(jù)線分別為多少？答：16KB： 地址線14根，數(shù)據(jù)線8根。4K8位： 地址線12根，數(shù)據(jù)線8根。5．分別用8KB和16K8位的RAM芯片構(gòu)成256KB的存儲(chǔ)器，各需要多少片？需要地址線多少根？答：8KB： 32片，地址線18根。16K8位：16片，地址線18根。6．闡述圖716單管動(dòng)態(tài)存儲(chǔ)電路中刷新操作的原理。參考第7章 。7．微處理器與存儲(chǔ)器相連接時(shí)應(yīng)考慮哪幾方面的問題？答：（1）CPU總線的負(fù)載能力。（2）CPU的時(shí)序與存儲(chǔ)器存取速度之間的配合。（3）存儲(chǔ)器結(jié)構(gòu)的選定。8．說明Flash 閃存進(jìn)行塊擦除的原理。參考第7章 。9．選用1M4位DRAM芯片構(gòu)成32位機(jī)（設(shè)存儲(chǔ)器數(shù)據(jù)總線為32位）的存儲(chǔ)器，存儲(chǔ)容量為16MB，試問：（1）共計(jì)需要多少片？（2）共計(jì)需要分幾組？每組多少片？答：（1）32片。（2）共計(jì)需要分4組，每組8片。10．簡述32位存儲(chǔ)器系統(tǒng)的組成。參考第7章 。11．簡述高速緩沖存儲(chǔ)器Cache的主要工作原理。參考第7章 。12．設(shè)CPU執(zhí)行一段程序時(shí)，訪問Cache次數(shù)Nc=2000，訪問主存次數(shù)Nm=100，又假設(shè)訪問Cache存取周期為50ns，訪問主存存取周期為250ns，試求命中率h、平均訪問時(shí)間ta以及倍率r。解：ta=htc+(1h)tm=50ns+()250ns=13．寫出組相聯(lián)映射方式的函數(shù)關(guān)系式，并作簡要說明。Pentium CPU采用的映射方式如何？答：組相聯(lián)映射方式將Cache分成u組，每組有v行，主存塊存放到哪一組是固定的，至于存放到哪一行是任意的，設(shè)Cache行的總數(shù)量為m，組號(hào)為q，主存塊號(hào)為j，則有如下函數(shù)關(guān)系： m = uv q=j mod u Pentium CPU內(nèi)部Cache的結(jié)構(gòu)采用組相聯(lián)結(jié)構(gòu)。Cache采用2路組相聯(lián)結(jié)構(gòu)來分成128組，每組2行，每行32B，數(shù)據(jù)總?cè)萘渴?28232B=8KB，每路4KB。14．寫一次法與回寫法的區(qū)別如何？答：使用回寫法，對(duì)于Cache中的行，只要不被替換就不會(huì)寫入主存，也就是說，只有當(dāng)某一行被替換時(shí)才被寫回到主存中對(duì)應(yīng)位置。寫一次法與回寫法的寫策略基本相同，寫一次法只是在第一次寫命中時(shí)要同時(shí)寫入主存，然后CPU對(duì)Cache的寫命中則按照回寫法的策略對(duì)待，這可以節(jié)省CPU的總線周期，有利于超標(biāo)量流水線的進(jìn)程，有利于提高系統(tǒng)的運(yùn)行速度。二者與通寫法相比較，都減少了CPU對(duì)總線的操作，提高了系統(tǒng)的運(yùn)行速度。15．32位存儲(chǔ)器組織將內(nèi)存分為4個(gè)存儲(chǔ)體，地址總線32位，畫出每個(gè)存儲(chǔ)體的地址分配圖。解：在32位數(shù)據(jù)總線的微處理器中，直接輸出A31~A230位地址，低2位AA0由內(nèi)部編碼產(chǎn)生4個(gè)字節(jié)選擇信號(hào)~，以選擇不同的字節(jié)。由4個(gè)字節(jié)選擇信號(hào)把主存儲(chǔ)器分為4個(gè)存儲(chǔ)體，依次存放32位數(shù)據(jù)中的4個(gè)字節(jié)，每個(gè)體的8位數(shù)據(jù)依次并行連接到外部數(shù)據(jù)線D31~D0上，由~選中每個(gè)存儲(chǔ)體，每個(gè)體的地址范圍見圖3所示。圖3 32位存儲(chǔ)器組織圖第8章 （ 習(xí) 題）1．什么叫接口電路？從CPU與外設(shè)之間交換信息的方式看，接口電路可分為哪四類？答：所謂接口（Interface）電路就是微處理器與外圍設(shè)備（外設(shè)）之間的連接電路，它是兩者之間進(jìn)行信息交換時(shí)的必要通路，不同的外設(shè)有不同的輸入/輸出接口電路。（1）程序控制I/O方式。（2）查詢式輸入輸出方式。（3）中斷控制I/O方式。（4）直接存儲(chǔ)器存取（DMA）方式。2．接口電路的主要功能有哪些？答：（1）設(shè)備選擇功能。（2）數(shù)據(jù)緩沖功能。（3）接收和執(zhí)行CPU命令的功能。（4）寄存外設(shè)狀態(tài)的功能。（5）信號(hào)的轉(zhuǎn)換功能。（6）數(shù)據(jù)寬度變換的功能。（7）可編程功能。3．CPU與外設(shè)之間交換的信息有哪些？答：① 數(shù)據(jù)信息，包括輸入數(shù)據(jù)和輸出數(shù)據(jù)。② 命令信息，輸出信息。 ③ 狀態(tài)信息，輸入信息。4．I/O端口的兩種編址方式各有什么優(yōu)缺點(diǎn)？答：統(tǒng)一編址方式的優(yōu)點(diǎn)：不需要設(shè)立獨(dú)立的I/O指令，用訪問內(nèi)存的指令就可以訪問外設(shè)，因此，可以對(duì)端口進(jìn)行算術(shù)運(yùn)算，邏輯運(yùn)算以及移位操作等。I/O端口空間不受限制。主要缺點(diǎn)是I/O端口占用