微機(jī)原理期末考試試題(附答案)1-資料下載頁
2025-06-28 18:15本頁面
【正文】 標(biāo)志位SF、OF、ZF滿足下列邏輯關(guān)系（SF⊕OF）＋ZF＝0時(shí)，表明 A. (AX) (DX) B. (AX)≥(DX) C. (AX) (DX) D. (AX)≤(DX)（ ）3. 8086微機(jī)系統(tǒng)的RAM存儲單元中，從0000H:002CH開始依次存放23H，0FFH，00H，和0F0H四個(gè)字節(jié)，該向量對應(yīng)的中斷號是 0010,1100=32+8+4=44/4=11=0BH A. 0AH B. 0BH C. 0CH D. 0DH （ ）4. 8255的A口工作在方式1輸入時(shí)，其中斷允許控制位INTE的開/關(guān)是通過對 的按位置位/復(fù)位操作完成的。A. PC0 B. PC2 C. PC4 D. PC6（ ）5. 在進(jìn)入DMA工作方式之前，DMA控制器被當(dāng)作CPU總線上的一個(gè) A. I/O設(shè)備 B. I/O接口 C. 主處理器 D. 協(xié)處理器（ ）6. 在 PC/XT中，設(shè)（AX）＝9305H，（BX）＝6279H，若ADD BX，AX指令后接著INTO指令則會 A. 進(jìn)入 INTO中斷服務(wù)子程序 B. 執(zhí)行 INTO后面的指令C. 死機(jī) D. 顯示器顯示 OVERFLOW（ ）7. 80486總線采用的是（1） ，一個(gè)最基本的總線周期由（2）個(gè)時(shí)鐘周期（T狀態(tài)）組成。（1）A. 同步總線協(xié)定 B. 半同步總線協(xié)定 C. 異步總線協(xié)定（2）D. 2 E. 3 F. 4（ ）8. 微處理器系統(tǒng)中采用存儲器映像方式編址時(shí)存儲單元與I/O端口是通過 來區(qū)分的。A. 不同的地址編碼 B. 不同的讀／寫控制邏輯 C. 專用I／O指令（ ）9. 在一個(gè)項(xiàng)目或產(chǎn)品研制的過程中，通常采用 ________ 類型的存儲芯片來存放待調(diào)試的程序。 A. RAM B. ROM C. PROM D. E2PROM（ ），初始化命令字ICW2用來設(shè)置 。A. 中斷向量地址的高8 位 B. 中斷類型號地址的高5位C. 中斷向量的高5位 D. 中斷類型號的高5位三、填空題1． 設(shè)模為28，則52的補(bǔ)碼為 __34H___H，－14的補(bǔ)碼為 __0F2H____H，0的反碼為 _0FFH____H。2． 設(shè)內(nèi)存中一個(gè)數(shù)據(jù)區(qū)的起始地址是1020H：0A1CBH，在存入5個(gè)字?jǐn)?shù)據(jù)后，該數(shù)據(jù)區(qū)的下一個(gè)可以使用的單元的物理地址是 _10200+0A1CBH+0AH=10200H+0A1D5H=1A3DD5H_______________。3． 8086根據(jù)所構(gòu)成系統(tǒng)大小的不同，可以工作在最大方式或最小方式。在最大方式下，系統(tǒng)需使用 __8288總線控制器______ 來形成總線周期。4． 微機(jī)系統(tǒng)內(nèi)，按信息傳輸?shù)姆秶煌?，可?_片內(nèi)總線_____，__片間總線_______，__系統(tǒng)內(nèi)總線_____，__系統(tǒng)外總線______等四級總線。5． CPU對外設(shè)進(jìn)行數(shù)據(jù)傳送的方式有幾種，即 __程序________，___中斷________，或__DMA方式_________。6． 匯編指令通常包括 ____操作碼_______ 和 ____操作數(shù)______ 兩部分。7． 8086系統(tǒng)中，默認(rèn)方式下對指令尋址由寄存器 __CS______ 和 ___IP____ 完成，而堆棧段中的偏移量可由寄存器 __BP______ 或 __SP_______ 來指示。
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1