【正文】 流信號(hào)的頻率進(jìn)行實(shí)時(shí)的測(cè)量,以便調(diào)整采樣的時(shí)間間隔為提高抗干擾能力,電路設(shè)計(jì)成過零比較方式,將頻率轉(zhuǎn)換成輸入脈沖信號(hào),送到DSP的CA衛(wèi)口的3和4通過計(jì)算脈沖數(shù)計(jì)算頻率測(cè)頻電路輸出的矩形波通過CAP口接到DSP的捕捉腳,以便計(jì)算電壓的頻率此頻率乘以每周波的采樣點(diǎn)數(shù)作為交流采樣的采樣頻率為了能在諧波狀態(tài)下頻率準(zhǔn)確測(cè)量,采用二階RC濾波工頻信號(hào)VFI經(jīng)過二階RC濾波后接入0P07的反相端當(dāng)信號(hào)電壓低于GNDV時(shí),輸出端開路,光隔電路輸出信號(hào)MFI輸出高電平,當(dāng)信號(hào)電壓高于GNDV時(shí),輸出端接地,光電隔離電路導(dǎo)通,MFI輸出低電平這樣輸出方波信號(hào)與輸入的工頻信號(hào)相位相同原理見圖4一14 CPLD是在傳統(tǒng)的PAL/GAL基礎(chǔ)上發(fā)展而來的,具有高集成!高速!高可靠性并且擁有豐富的可編程工/0引腳的可編程邏輯器件,在超高速領(lǐng)域和實(shí)時(shí)測(cè)控方面有非常廣泛的應(yīng)用卿CPLD最大的優(yōu)點(diǎn)就是延時(shí)可預(yù)測(cè),比較適合于時(shí)序邏輯控制的應(yīng)用,在系統(tǒng)接口有特殊要求的情況下,只要更改其邏輯文件即可滿足用戶要求,使系統(tǒng)靈活方便,而且縮短了開發(fā)周期在大規(guī)模集成電路和超大規(guī)模集成電路被廣泛應(yīng)用之前,基本邏輯的實(shí)現(xiàn)都是采用小型集成電路(55工)和中型集成電路(MS工)這種設(shè)計(jì)思路不但要使用大量的外圍芯片,而且需要主處理器直接控制各種采集模塊和控制模塊,并完成各模塊和通道的自檢因此,這種解決方案需要占用主處理器大量的端口資源和處理時(shí)間然而,一般處理器的端口資源極其有限,而且又要求大量的匯編軟件配合,這就使設(shè)計(jì)移植變得比較困難。此外對(duì)端口資源的頻繁操作也不利于系統(tǒng)軟件的設(shè)計(jì)和其他軟件模塊的實(shí)時(shí)執(zhí)行可見采用傳統(tǒng)的設(shè)計(jì)方法不但使系統(tǒng)設(shè)計(jì)較為龐大,而且開發(fā)成本高!設(shè)計(jì)周期長(zhǎng)!設(shè)計(jì)效率低本系統(tǒng)中的邏輯控制系統(tǒng)包括系統(tǒng)中各個(gè)模塊和外圍設(shè)備的讀寫控制信號(hào)!鎖存信號(hào)!中斷信號(hào)和A/D轉(zhuǎn)換器的控制信號(hào)等等邏輯控制系統(tǒng)是CPU操作外圍模塊的橋梁,它將整個(gè)系統(tǒng)聯(lián)系成為一個(gè)有機(jī)的整體因此設(shè)計(jì)中采用Latt1Ce公司高性能ISPMACH4000系列的CPLD,ISPMACH4128芯片來進(jìn)行地址譯碼!邏輯組合,I/O接口擴(kuò)展,信號(hào)分頻,時(shí)序配合等該芯片采用3,3V供電,I/0口5V容忍,最高速度達(dá)333MHz,具有128個(gè)宏單元!68個(gè)1/0口,完全能滿足設(shè)計(jì)的需求圖4一巧為CPLD功能示意圖 本系統(tǒng)的CPLD軟件采用硬件描述語言VHDL,從系統(tǒng)的整體功能出發(fā),自上至下(Top一Down)的逐步將設(shè)計(jì)內(nèi)容細(xì)化實(shí)現(xiàn)各種器件的邏輯控制功能使用的軟件:USe定義,包含了一些標(biāo)準(zhǔn)定義庫(kù)文件Entity定義,定義了用到的端口的名稱,輸人/輸出狀態(tài)和數(shù)據(jù)類刑名字Architecture定義區(qū),具體指明了CPLD的行為,即定義了它應(yīng)該完成的具體功 根據(jù)技術(shù)指標(biāo)要求,數(shù)據(jù)采集單元主要實(shí)現(xiàn)以下功能:(l)多路模擬量的采集:對(duì)H路輸入模擬量進(jìn)行AD轉(zhuǎn)換實(shí)現(xiàn)保護(hù)的邏輯判斷需要用到多個(gè)交流參數(shù),獲得這些參數(shù)的采樣和計(jì)算工作由模擬采樣模塊完成對(duì)線路保護(hù)單元來說,保護(hù)邏輯中用到的需要測(cè)量和計(jì)算的物理量有母線A,B,C相的電流Ia,Ib,Ie,相電壓Ua,Ub,Ue,線電壓Uab,Ube,Uea及母線頻率,有功功率,無功功率等(2)同步采樣:所謂同步采樣是指在采樣時(shí)刻對(duì)多路模擬量同時(shí)采樣,然后將所有的采樣值保持在AD轉(zhuǎn)換器開始轉(zhuǎn)換第一路模擬通道時(shí),其它通道的模擬量采樣值被保持,AD轉(zhuǎn)換器在完成第一路模擬通道的轉(zhuǎn)換后,開始轉(zhuǎn)換第二路,依次類推(3)電平轉(zhuǎn)換:將采樣后的5V數(shù)字信號(hào)通過電平轉(zhuǎn)換為可與DSP處理器相匹配雖然F2812片內(nèi)集成了2個(gè)12位的ADC共16路輸入通道,對(duì)于一般的中低壓設(shè)備而言,12位的精度基本可以滿足其對(duì)保護(hù)的要求(通常5%級(jí)精度)但是,本裝置需要能夠有較高的測(cè)量精度,%級(jí),同時(shí)要求A/D轉(zhuǎn)換時(shí)間較短基于這一原因,F2812內(nèi)部的ADC模塊僅有的12位精度無法滿足要求因此,本裝置中采用美國(guó)TI公司的TLC3578作為AD轉(zhuǎn)換芯片,TLC3578是雙極性輸入!8通道的14位高速A/D轉(zhuǎn)換器,它采用逐次逼近原理進(jìn)行A/D轉(zhuǎn)換,芯片內(nèi)置模擬量多路轉(zhuǎn)換開關(guān),可編程實(shí)現(xiàn)8路同時(shí)采樣,或選擇不同通道采樣,并自動(dòng)實(shí)現(xiàn)采樣保持功能,轉(zhuǎn)換一路的最長(zhǎng)時(shí)間為3ps電壓和電流傳感器副邊的測(cè)量信號(hào)經(jīng)過RC低通濾波后將信號(hào)送TLC3578中進(jìn)行轉(zhuǎn)換,結(jié)果輸出到DSP控制單元具體設(shè)計(jì)中,串行A/D通過DSP的串行外圍接口SPI控制,而片選和控制信號(hào)時(shí)序則在CPLD內(nèi)部由DSP的地址信號(hào)和讀寫控制信號(hào)組合產(chǎn)生綜上所述,選用TI公司的14位串行A/D(模數(shù))轉(zhuǎn)換芯片TLC3578,串行川D通過DSP的串行外圍接口SPI控制,圖4一17為TLC3578的引腳圖 TLC3578共有24個(gè)管腳,如圖所示,其中:A任一A7:模擬信號(hào)輸入CS:片選接到PORI:A的GPIOA15(C3TRIP)低有效,當(dāng)CS為高電平,SDO為高阻狀態(tài),SDI無效,時(shí)鐘信號(hào)無效CS的下降沿復(fù)位內(nèi)部4位寄存器,使能SDI和SCLK,改變SDO的高阻狀態(tài)如果CS下降沿FS為高,CS下降沿開始操作周期,CS作為55提供給SPI。如果CS下降沿FS為低,FS上升沿開始操作周期,CS作為片選選擇不同川DFS:禎同步FS的上升沿表明串行數(shù)據(jù)禎傳輸開始如果CS下降沿FS為低,FS的上升沿初始化內(nèi)部計(jì)數(shù)器,并使能SDI!SDO!SCLKCSTART:外部采樣觸發(fā)信號(hào)PORTB的GPIOB6(T3PWM)當(dāng)芯片處于擴(kuò)展采樣模式(異步采樣),CS下ARI,開始指定模擬通道的采樣高一低開始模擬信號(hào)的采樣,低一高進(jìn)入保持狀態(tài),開始轉(zhuǎn)換CSTART必須保持高電平足夠的時(shí)間保證轉(zhuǎn)換完成轉(zhuǎn)換過程與SCLK!CS!FS無關(guān)EOC(INT):EOC,轉(zhuǎn)換結(jié)束,僅用于轉(zhuǎn)換00模式,采樣結(jié)束時(shí)EOC從高到低,并保持低電平直至轉(zhuǎn)換結(jié)束數(shù)據(jù)生成。INT,中斷,下降沿表明己生成數(shù)據(jù)準(zhǔn)備輸出,該信號(hào)在CS豐!FSt!CSTART吝清除SCLK:串行時(shí)鐘接到PORTF的GPIOFZ(SPICLKA)當(dāng)選擇外部轉(zhuǎn)換時(shí)鐘模式時(shí),也可作為轉(zhuǎn)換時(shí)鐘源SDI:輸入端連接到PORTF的GPIOFO(SPISIMOA)高4位為指令位,除了寫CFR指令,其他位為O輸入從最高位開始,FS模式是FS下降沿后的第一個(gè)SCLK下降沿鎖存,CS模式是CS下降沿后的第一個(gè)SCLK下降沿鎖存其余位在SCLK上升沿移位,在SCLK下降沿鎖存當(dāng)計(jì)數(shù)器達(dá)到16后或CS由低變高,則SDI無效SDO:輸出端連接到PORTF的GPIOFI(SPISOMIA)輸出從最高位開始,FS模式是FS下降沿后的第一個(gè)SCLK下降沿前有效,CS模式是CS下降沿后的第一個(gè)SCLK下降沿前有效其余位在SCLK上升沿移位,在SCLK下降沿前有效COMP:內(nèi)部補(bǔ)償REFM:外部參考輸入接模擬地AGNDREFP:外部正參考輸入AVDD:模擬電源AVGND:模擬地DVDD:數(shù)字電源DVGND:數(shù)字地由于每個(gè)TLC3578提供8個(gè)模擬量通道,所以采用兩片AD構(gòu)成16個(gè)測(cè)量量通道,通過設(shè)定狀態(tài)寄存器CMS字為01采取轉(zhuǎn)換模式為重復(fù)模式,在一個(gè)操作周期內(nèi)對(duì)掃描序列中的所有通道進(jìn)行多次采樣和轉(zhuǎn)換結(jié)果保存在FIFO中如果在轉(zhuǎn)換完成后沒有讀FIFO,數(shù)據(jù)將會(huì)被下一個(gè)操作覆蓋該模式開始要執(zhí)行wRITECFR設(shè)置寄存器的轉(zhuǎn)換模式為01,然后執(zhí)行SELECT指令,然后是該通道采樣轉(zhuǎn)換直到FIFO滿如果是CS或FS觸發(fā)采樣,SDI數(shù)據(jù)必須是SELECT指令之一,但在FIFO滿之前是無效的操作結(jié)束后,CPU讀取FIFO,然后重新選擇通道或重新配置繼續(xù)操作由于TLC3578和F2812的電壓不一致,需要加以緩沖,設(shè)計(jì)中采用74LVC245進(jìn)行電壓轉(zhuǎn)換 (PTCT) 在設(shè)計(jì)交流插件(電流互感器!電流互感器)時(shí),首先考慮隔離消除電流互感器!電流互感器一次側(cè)和二次側(cè)間電的聯(lián)系輸入地與模擬地不直接連在一起,防止干擾由地竄入弱電回路同時(shí)加設(shè)屏蔽也是有效的抗干擾途徑,需要注意的是屏蔽一定要可靠接地否則不但不能取得應(yīng)有的抗干擾效果,反而會(huì)通過線匝與屏蔽層之間的藕合電容,使一次側(cè)干擾竄入二次側(cè)本單元包括電壓/電流互感器和模擬調(diào)節(jié)電路設(shè)計(jì)為16路通用交流模擬量輸入,根據(jù)實(shí)際需求可配成電壓或電流輸入,電流互感器可根據(jù)需求可選擇保護(hù)CT或者測(cè)量CT本裝置的交流采樣使用SPI接口的TLc3578,而TLC3578的電壓輸入范圍是一10V一+lOV,因此經(jīng)PTCT的交流信號(hào)需經(jīng)過調(diào)節(jié)電路才能滿足需求由于電壓互感器!電流互感器為電流型,輸入通道的調(diào)節(jié)電路因此采用圖3一19所示的電路,該電路加設(shè)由OP07構(gòu)成放大電路和電壓跟隨器電路,理想的跟隨器輸入阻抗無窮大!輸出阻抗為零,有效的隔離了跟隨器以前各環(huán)節(jié)和跟隨器以后各環(huán)節(jié)由于精密互感器副邊帶載能力有限,互感器的副邊經(jīng)放大部分后接電壓跟隨器輸入端構(gòu)成電壓跟隨器的輸出可以認(rèn)為是理想的電壓源,利于測(cè)量由圖可知輸出U=VIxR根據(jù)需求可改變R的值,從而改變比例系數(shù),獲得滿意的信號(hào) (DIDC)開關(guān)量的輸入回路是為了讀入外部接點(diǎn)的狀態(tài)包括斷路器和隔離開關(guān)的輔助接點(diǎn)或跳合閘位置繼電器接點(diǎn)!外部裝置閉鎖接點(diǎn)!壓力繼電器接點(diǎn),還包括裝置上壓板位置輸入等本單元包括16路開關(guān)量輸入和2路直流量輸入本裝置除了輸入模擬量(交流電壓!交流電流)信號(hào)外,還要處理輸入的開關(guān)信號(hào)開關(guān)量輸入根據(jù)需求可為24V的有源開關(guān)量,同時(shí)配置成接受無源開關(guān)量同時(shí)在其輸入加有抗共模干擾電容圖4一20為一路DI的原理圖為防止干擾信號(hào)的誤動(dòng)作,在輸入端口串一個(gè)穩(wěn)壓管DS,同時(shí)為保護(hù)光藕在其兩端并聯(lián)一個(gè)二極管D2116路開關(guān)量經(jīng)過隔離,通過施密特觸發(fā)器74LVC14進(jìn)行整形后與CPU并行總線相連接,由CPLD分配給其地址采用查詢方法將其一次性讀入 直流量輸入通道接受4一20mA信號(hào),設(shè)計(jì)中使用DSP的片上自帶的12位川D,為保護(hù)DSP,采用隔離,隔離運(yùn)放采用150122,同時(shí)也隔離前后使用隔離的兩路電源為提高抗干擾能力,電流采樣調(diào)節(jié)電路采用差分輸入的形式DSP片上AD輸入模擬信號(hào)幅值不能大于3V,因此在其輸入端加上限幅電路圖示為直流輸入的原理圖 (OPER八TE)操作回路完成對(duì)斷路器的操作,并提供相應(yīng)的信號(hào)包含跳/合閘保持回路!防跳回路!保護(hù)合/保護(hù)跳回路!遙跳/遙合回路!手跳/手合回路!跳閘壓力回路! 合閘壓力回路操作回路中包括16路DODO部分著重考慮了一個(gè)防誤動(dòng)的問題,與通常的使用CPu的10口直接控制DO的輸出方式不同,在設(shè)計(jì)中采用了一個(gè)較為安全的控制方式其方法是將DO的邏輯做到CPLD中,由CPU向CPLD發(fā)控制字,CPLD的輸出引腳經(jīng)過光隔后!再經(jīng)過放大后驅(qū)動(dòng)繼電器動(dòng)作具體電路見附錄A 在上述操作過程中,包含了兩種防誤動(dòng)的措施,第一是D戶J,和VER的相反校驗(yàn),只有這兩位是相反的才為有效的輸出,避免了干擾信號(hào)造成的誤動(dòng)作。第二在CLK的上升沿時(shí)輸出DO信號(hào),對(duì)DO的狀態(tài)進(jìn)行了鎖存,這樣避免CPU復(fù)位造成的DO誤動(dòng) (MMI) 在很多情況下,裝置必須接收操作人員的干預(yù),例如整定值的輸入或者更改,工作方式的變更,對(duì)單片微機(jī)系統(tǒng)的檢查等都需要人機(jī)對(duì)話人機(jī)接口插件可以完成鍵盤輸入!顯示!故障數(shù)據(jù)和定值存儲(chǔ)!與CPU主插件的數(shù)據(jù)交換!串行通信等功能該插件的結(jié)構(gòu)框圖如圖4一23所示保護(hù)裝置面板上裝有液晶顯示器!6個(gè)按鍵包括確認(rèn)和取消鍵!復(fù)歸按鈕!7個(gè)指示燈和一個(gè)與上位機(jī)通信的RS232串口具體電路圖見附錄A (POWER) 微機(jī)保護(hù)裝置對(duì)電源要求較高,通常采用逆變電源的方式,即將直流逆變?yōu)榻涣?再把交流整流為保護(hù)裝置所需的直流電壓這樣可以把來自強(qiáng)電系統(tǒng)的直流電源與保護(hù)裝置的弱電系統(tǒng)電源完全隔離開逆變后的直流電源具有很強(qiáng)的抗干擾能力,可以消除來自斷路器動(dòng)作時(shí)等產(chǎn)生的強(qiáng)干擾本裝置電源單元是使用逆變開關(guān)電源,能提供+5V!土12V和兩路單獨(dú)24V路直流電源,此外分別通過具體電路見附錄A,下圖為電源給各端口供電示意圖 本裝置硬件采用模塊化的設(shè)計(jì)思想,按功能劃分為不同的插件,提高開發(fā)的效率主芯片采用TI公司的TMS300F2812,外圍擴(kuò)展邏輯芯片CPLD簡(jiǎn)化了電路,為控制功耗和提高可靠性提供了有效保證CPLD可以在線編程,芯片中的邏輯功能可隨時(shí)根據(jù)要求進(jìn)行改變,給系統(tǒng)的開發(fā)升級(jí)帶來了方便A/D采樣!時(shí)鐘!FLASH及EEPROM都采用串行方式擴(kuò)展大大的減少了資源占用在通訊上兼顧了RS一485和CAN,RS一485保持和傳統(tǒng)通信方式的兼容性,CAN適合用于電力系統(tǒng)設(shè)備組網(wǎng),滿足了實(shí)際需要基于DSP和CPLD的電力保護(hù)系統(tǒng)硬件結(jié)構(gòu)簡(jiǎn)單!數(shù)據(jù)處理速度快!準(zhǔn)確度高,抗千擾性能強(qiáng),能使所保護(hù)的線路更安全!可