【正文】 下。Fpllo=(m*Fin)/(p*2^s)。m=MDIV+8,p=PDIV+2,s=SDIV。Fpllo必須大于20Mhz小于66Mhz。Fpllo*2^s必須小于170Mhz。如下面的PLLCON設定中的M_DIV P_DIV 。elif (MCLK==40000000)。define PLL_M (0x48)。define PLL_P (0x3)。define PLL_S (0x2)。所以m=MDIV+8=80,p=PDIV+2=5,s=SDIV=2。硬件使用晶振為10Mhz,即Fin=10Mhz。Fpllo=80*10/5*2^2=40Mhz 。****************************************************。* Set clock control registers *。****************************************************ldr r0,=LOCKTIMEldr r1,=800 。 count = t_lock * Fin (t_lock=200us, Fin=4MHz) = 800str r1,[r0] [ PLLONSTARTldr r0,=PLLCON 。temporary setting of PLLldr r1,=((M_DIV12)+(P_DIV4)+S_DIV) 。Fin=10MHz,Fout=40MHzstr r1,[r0]] ldr r0,=CLKCONldr r1,=0x7ff8 。All unit block CLK enablestr r1,[r0]。這是設置SDRAM,flash ROM 存儲器連接和工作時序的程序,片選定義的程序。SMRDATA map在下面的程序中定義。具體寄存器各位含義請參考s3c44b0 spec 。****************************************************。* Set memory control registers *。****************************************************ldr r0,=SMRDATAldmia r0,{r1r13}ldr r0,=0x01c80000 。BWSCON Addressstmia r0,{r1r13} 。****************************************************。* Initialize stacks *。****************************************************ldr sp, =SVCStack 。Why?bl InitStacks。****************************************************。* Setup IRQ handler *。****************************************************ldr r0,=HandleIRQ 。This routine is neededldr r1,=IsrIRQ 。if there isn39。t 39。subs pc,lr,439。 at 0x18, 0x1cstr r1,[r0]。 將零初始化數(shù)據(jù)段清零 跳入C語言的main函數(shù)執(zhí)行 到這步結束bootloader初步引導結束。********************************************************。* Copy and paste RW data/zero initialized data *。********************************************************LDR r0, =|Image$$RO$$Limit| 。 Get pointer to ROM dataLDR r1, =|Image$$RW$$Base| 。 and RAM copyLDR r3, =|Image$$ZI$$Base|。Zero init base = top of initialised data 程序先把ROM里|Image$$RO$$Limt|開始的 RW 初始數(shù)據(jù)拷貝到 RAM 里面|Image$$RW$$Base|開始的地址，當RAM這邊的目標地址到達|Image$$ZI$$Base|后就表示RW區(qū)的結束和ZI區(qū)的開始，接下去就對這片ZI區(qū)進行清零操作，直到遇到結束地址|Image$$ZI$$Limit|。CMP r0, r1 。 Check that they are differentBEQ %F10CMP r1, r3 。 Copy init dataLDRCC r2, [r0], 4 。 LDRCC r2, [r0] + ADD r0, r0, 4STRCC r2, [r1], 4 。 STRCC r2, [r1] + ADD r1, r1, 4BCC %B01LDR r1, =|Image$$ZI$$Limit| 。 Top of zero init segmentMOV r2, 02CMP r3, r1 。 Zero initSTRCC r2, [r3], 4BCC %B2 [ :LNOT:THUMBCODEBL Main 。Don39。t use main() because ......。跳入main函數(shù)B .] [ THUMBCODE 。for startup code for Thumb modeorr lr,pc,1bx lrCODE16bl Main 。Don39。t use main() because ......。跳入main函數(shù)b .CODE32]。****************************************************。* The function for initializing stack *。****************************************************InitStacks。Don39。t use DRAM,such as stmfd,ldmfd......。SVCstack is initialized before。Under toolkit ver , 39。msr cpsr,r139。 can be used instead of 39。msr cpsr_cxsf,r139。 mrs r0,cpsrbic r0,r0,MODEMASKorr r1,r0,UNDEFMODE|NOINTmsr cpsr_cxsf,r1 。UndefModeldr sp,=UndefStack orr r1,r0,ABORTMODE|NOINTmsr cpsr_cxsf,r1 。AbortModeldr sp,=AbortStack orr r1,r0,IRQMODE|NOINTmsr cpsr_cxsf,r1 。IRQModeldr sp,=IRQStack orr r1,r0,FIQMODE|NOINTmsr cpsr_cxsf,r1 。FIQModeldr sp,=FIQStack bic r0,r0,MODEMASK|NOINTorr r1,r0,SVCMODEmsr cpsr_cxsf,r1 。SVCModeldr sp,=SVCStack 。USER mode is not initialized.mov pc,lr 。The LR register may be not valid for the mode changes.。下面是pwdn模式下的相關寄存器的定義。****************************************************。* The function for entering power down mode *。****************************************************。void EnterPWDN(int CLKCON)。EnterPWDNmov r2,r0 。r0=CLKCONldr r0,=REFRESHldr r3,[r0]mov r1, r3orr r1, r1, 0x400000 。selfrefresh enablestr r1, [r0] nop 。Wait until selfrefresh is issued. May not be needed.nop 。If the other bus master holds the bus, ...nop 。 mov r0, r0nopnopnopnop 。enter POWERDN modeldr r0,=CLKCONstr r2,[r0] 。wait until enter SL_IDLE,STOP mode and until wakeupmov r0,0xff0 subs r0,r0,1bne %B0 。exit from DRAM/SDRAM self refresh mode.ldr r0,=REFRESHstr r3,[r0] mov pc,lr LTORG。這是上面提到的對存儲寄存器初始化的數(shù)據(jù)mapSMRDATA DATADCD 0x11110090 。Bank0=OM[1:0], Bank1~Bank7=16bit, bank2=8bit。DCD ((B0_Tacs13)+(B0_Tcos11)+(B0_Tacc8)+(B0_Tcoh6)+(B0_Tah4)+(B0_Tacp2)+(B0_PMC)) 。GCS0DCD ((B1_Tacs13)+(B1_Tcos11)+(B1_Tacc8)+(B1_Tcoh6)+(B1_Tah4)+(B1_Tacp2)+(B1_PMC)) 。GCS1DCD ((B2_Tacs13)+(B2_Tcos11)+(B2_Tacc8)+(B2_Tcoh6)+(B2_Tah4)+(B2_Tacp2)+(B2_PMC)) 。GCS2DCD ((B3_Tacs13)+(B3_Tcos11)+(B3_Tacc8)+(B3_Tcoh6)+(B3_Tah4)+(B3_Tacp2)+(B3_PMC)) 。GCS3DCD ((B4_Tacs13)+(B4_Tcos11)+(B4_Tacc8)+(B4_Tcoh6)+(B4_Tah4)+(B4_Tacp2)+(B4_PMC)) 。GCS4DCD ((B5_Tacs13)+(B5_Tcos11)+(B5_Tacc8)+(B5_Tcoh6)+(B5_Tah4)+(B5_Tacp2)+(B5_PMC)) 。GCS5DCD ((B6_MT15)+(B6_Trcd2)+(B6_SCAN)) 。GCS6DCD ((B7_MT15)+(B7_Trcd2)+(B7_SCAN)) 。GCS7DCD ((REFEN23)+(TREFMD22)+(Trp20)+(Trc18)+(Tchr16)+REFCNT) 。REFRESH RFEN=1, TREFMD=0, trp=3clk, trc=5clk, tchr=3clk,count=1019DCD 0x16 。SCLK power mode, BANKSIZE 32M/32MDCD 0x20 。MRSR6 CL=2clkDCD 0x20 。MRSR7 ALIGN 。下面是對RAM區(qū)域MAP的定義AREA RamData, DATA, READWRITE。這里定義了處理器工作于各模式的堆棧區(qū)在ram中map^ (_ISR_STARTADDRESS0x500) 。map UserStack 256 。c1(c7)ffa00SVCStack 256 。c1(c7)ffb00UndefStack 256 。c1(c7)ffc00AbortStack 256 。c1(c7)ffd00IRQStack 256 。c1(c7)ffe00FIQStack 0 。c1(c7)fff00 。這里將中斷異常向量建立在sdram中^ _ISR_STARTADDRESSHandleReset 4HandleUndef 4HandleSWI 4HandlePabort 4HandleDabort 4HandleReserved 4HandleIRQ 4HandleFIQ 4 。Don39。t use the label 39。IntVectorTable39。,。because cann39。t recognize this label correctly.。the value is different with an address you think it may be.。IntVectorTableHandleADC 4HandleRTC 4HandleUTXD1 4HandleUTXD0 4HandleSIO 4HandleIIC 4HandleURXD1 4HandleURXD0 4HandleTIMER5 4HandleTIMER4 4HandleTIMER3