【正文】 1 31 41 5P 1 0P 1 1P 1 2P 1 3P 1 4P 1 5P 1 67P 1 78P 0 03 9P 0 13 8P 0 23 7P 0 33 6P 0 43 5P 0 53 4P 0 63 3P 0 73 2P 2 02 1P 2 12 2P 2 22 3P 2 32 4P 2 42 5P 2 52 6P 2 62 7P 2 72 8P S E N2 93 01 11 02 0A 5R S T / V P DR X D / P 3 . 0T X D / P 3 . 1I N T O / P 3 . 2I N T I / P 3 . 3T 0 / P 3 . 4T 1 / P 3 . 5W R / P 3 . 6R D / P 3 . 7X T A L 2X T A L 1V S S4 0V C CE A / V P PA L E / P R O GA T 8 9 S 5 1123456521 3 67 84R E S E TO U TT R I GG N D V D DD I S C HT H R E SC O N TT L C 5 5 59 45 32K SC L KD 0D 1 C H 2C H 1C H OR DT L C 0 8 3 41 31 01 2V C C + 5V C CV C CV C C 圖 濕度測量電路第 4 章 單片機(jī)設(shè)計 AT89S51 單片機(jī)本系統(tǒng)采用的 AT89S51 是一個低功耗，高性能 CM058 位單片機(jī)片內(nèi)含 4kBytesISP的可反復(fù)擦寫 1000 次的 Flash 只讀程序存儲器，器件采用 ATMEL 公司的高密度、非易失性存儲技術(shù)制造，兼容標(biāo)準(zhǔn) MCS51 指令系統(tǒng)及 80C51 引腳結(jié)構(gòu)，芯片內(nèi)集成了通用8 位中央處理器和 ISPFlash 存儲單元。AT89S51 具有如下特點(diǎn)：40 個引腳，4kBytesFlash片內(nèi)程序存儲器，128bytes 的隨機(jī)存取數(shù)據(jù)存儲器 (RAM)，32 個外部雙向輸入/輸出(I/O)口，5 個中斷優(yōu)先級 2 層中斷嵌套中斷，2 個 16 位可編程定時計數(shù)器，2 個全雙工串行通信口，看門狗(WDT) 電路，片內(nèi)時鐘振蕩器。 單片機(jī)引腳單片機(jī)有 4 個 I/O 端口，每個端口都是 8 位雙向口，共占 32 根引腳。每個端口都包括一個鎖存器 (即專用寄存器 P0P3)、一個輸入驅(qū)動器和輸入緩沖器。通常把 4 個端口稱為 P0~P3，見圖 。在無片外擴(kuò)展的存儲器的系統(tǒng)中，這 4 個端口的每一位都可以作為雙向通用 I/O 端口使用。在具有片外擴(kuò)展存儲器的系統(tǒng)中，P2 口作為高 8 位地址線，P0口分時作為低 8 位地址線和雙向數(shù)據(jù)總線。在作為一般的通用 I/O 輸入時，都必須先向鎖存寫入“1” ，使輸出驅(qū)動場效應(yīng)管 FET 截止，以免誤讀數(shù)據(jù)。 3 11 91 891 71 61 21 31 41 5P 1 0P 1 1P 1 2P 1 3P 1 4P 1 5P 1 67P 1 78P 0 03 9P 0 13 8P 0 23 7P 0 33 6P 0 43 5P 0 53 4P 0 63 3P 0 73 2P 2 02 1P 2 12 2P 2 22 3P 2 32 4P 2 42 5P 2 52 6P 2 62 7P 2 72 8P S E N2 93 01 11 02 0A 5R S T / V P DR X D / P 3 . 0T X D / P 3 . 1I N T O / P 3 . 2I N T I / P 3 . 3T 0 / P 3 . 4T 1 / P 3 . 5W R / P 3 . 6R D / P 3 . 7X T A L 2X T A L 1V S S4 0V C CE A / V P PA L E / P R O GA T 8 9 S 5 1123456V C CR 21 0 KC 21 0 U FS C LS D AM I S OS SS P I CM O S S1 8 1 92 0A 23 0 PA 33 0 PG N DA 11 2 M圖 單片機(jī) AT89S51 引腳及連接晶振電路和復(fù)位電路 時鐘晶振電路和復(fù)位電路時鐘電路用于產(chǎn)生時鐘信號，時鐘信號是單片機(jī)內(nèi)部各種微操作的時間基準(zhǔn)，在此基礎(chǔ)上，控制器按照指令的功能產(chǎn)生一系列在時間上有一定次序的信號，控制相關(guān)的邏輯電路工作，實(shí)現(xiàn)指令的功能。復(fù)位對單片機(jī)來說，是程序還沒有開始執(zhí)行，在做準(zhǔn)備工作。 89551 看門狗功能的使用方法看門狗復(fù)位電路監(jiān)控程序的運(yùn)行狀態(tài)，在死機(jī)或“程序走飛”時可使系統(tǒng)自動恢復(fù)到正常工作狀態(tài)?？撮T狗具體使用方法如下:在程序初始化中向看門狗寄存器 (WDTRST地址是 OA6H)中先寫入 OlEH 再寫入 OEIH。即可激活看門狗。89551 的看門狗必須由程序激活后才開始工作。所以必須保證 CPU 有可靠的上電復(fù)位。否則看門狗也無法工作。看門狗使用的是 CPU 的晶振。在晶振停振的時候看門狗也無效。89551 只有 14 位計數(shù)器。在 16383 個機(jī)器周期內(nèi)必須至少喂狗一次。而且這個時間是固定的，無法更改。當(dāng)晶振為 12M 時每 16 個毫秒需喂狗一次。 存儲擴(kuò)展I2C 總線是一種由 PHILIPS 公司開發(fā)的兩線式串行總線，用于連接微控制器及其外圍設(shè)備。I 2C 總線最主要的優(yōu)點(diǎn)是其簡單性和有效性。由于接口直接在組件之上，因此 I2C總線占用的空間非常小，減少了電路板的空間和芯片管腳的數(shù)量，降低了互聯(lián)成本?？偩€的長度可高達(dá) 25 英尺，并且能夠以 10kbps 的最大傳輸速率支持 40 個組件。I 2C 總線的另一個優(yōu)點(diǎn)是，它支持多主控，其中任何能夠進(jìn)行發(fā)送和接收的設(shè)備都可以成為主總線。一個主控能夠控制信號的傳輸和時鐘頻率。當(dāng)然，在任何時間點(diǎn)上只能有一個主控。 I2C 總線的基本結(jié)構(gòu)假設(shè)系統(tǒng)中器件均具有 I2C 總線接口，通過串行數(shù)據(jù)線和串行時鐘線連接到 I2C 總線，并通過總線行識別，即器件尋址。線上傳送數(shù)據(jù)，并產(chǎn)生時鐘脈沖，以允許與被尋址的器件進(jìn)行數(shù)據(jù)傳送。被尋址的器件，稱為從器件。一般而言，任何器件均能成為從器件，只有微控制器才能成為主器件。主、從器件對偶出現(xiàn)，工作在接收還是發(fā)送數(shù)據(jù)方式，由器件的功能和數(shù)據(jù)傳送的方向所決定。 雙向傳輸?shù)慕涌谔匦栽O(shè)備上的串行數(shù)據(jù)線 SDA 接口電路應(yīng)該是雙向的，輸出電路用于向總線上發(fā)數(shù)據(jù)，輸入電路用于接收總線上的數(shù)據(jù)。串行時鐘線也應(yīng)是雙向的，作為控制總線數(shù)據(jù)傳送的主機(jī)要通過 SCL 輸出電路發(fā)送時鐘信號，同時要檢測總線上 SCL 上的電平以決定什么時候發(fā)下一個時鐘脈沖電平。作為接受主機(jī)命令的從機(jī)，要按總線上的 SCL 的信號發(fā)出或接收 SDA 上的信號，也可以向 SCL 線發(fā)出低電平信號以延長總線時鐘信號周期。總線空閑時，因各設(shè)備都是開漏輸出，上拉電阻 RP 使 SDA 和 SCL 線都保持高電平。任一設(shè)備輸出的低電平都使相應(yīng)的總線信號線變低，也就是說各設(shè)備的 SDA 是“與”關(guān)系，SCL 也是“與”關(guān)系。 I2C 總線上的時鐘信號在 I2C 總線上傳送信息時的時鐘同步信號是由掛接在 SCL 時鐘線上的所有器件的邏輯“與”完成的。SCL 線上由高電平到低電平的跳變將影響到這些器件，一旦某個器件的時鐘信號下跳為低電平，將使 SCL 線一直保持低電平，使 SCL 線上的所有器件開始低電平期。此時，低電平周期短的器件的時鐘由低至高的跳變并不能影響 SCL 線的狀態(tài)，于是這些器件將進(jìn)入高電平等待的狀態(tài)。當(dāng)所有器件的時鐘信號都上跳為高電平時，低電平期結(jié)束，SCL 線被釋放返回高電平，即所有的器件都同時開始它們的高電平期。其后，第一個結(jié)束高電平期的器件又將 SCL 線拉成低電平。這樣就在 SCL 線上產(chǎn)生一個同步時鐘?？梢姡瑫r鐘低電平時間由時鐘低電平期最長的器件確定，而時鐘高電平時間由時鐘高電平期最短的器件確定。 數(shù)據(jù)的傳送I2C 總線數(shù)據(jù)傳送采用時鐘脈沖逐位串行傳送方式，在 SCL 的低電平期間，SDA 線上高、低電平能變化；在高電平期間，SDA 上數(shù)據(jù)必須保持穩(wěn)定，以便接收器件采樣接收，時序如圖 所示。在 I2C 總線傳輸過程中，將兩種特定的情況定義為開始和停止條件，沒有這種接口的微機(jī)必須以每時鐘周期至少兩次對 SDA，以使檢測這種變化。 總線競爭的仲裁總線上可能掛接有多個器件，有時會發(fā)生兩個或多個主器件同時想占用總線的情況。例如，多單片機(jī)系統(tǒng)中，可能在某一時刻有兩個單片機(jī)要同時向總線發(fā)送數(shù)據(jù)，這種情況叫做總線競爭。I 2C 總線具有多主控能力，可以對發(fā)生在 SDA 線上的總線竟?fàn)庍M(jìn)行仲裁，其仲裁原則是這樣的：當(dāng)多個主器件同時想占用總線時，如果某個主器件發(fā)送高電平，而另一個主器件發(fā)送低電平，則發(fā)送電平與此時 SDA 總線電平不符的那個器件將自動關(guān)閉其輸出級。 I2C 總線接口器件AT24C04 由 4096 位串行的電可擦除可編程只讀存儲器(EEPROM) 構(gòu)成。它們組成512 個字節(jié)，每個字節(jié) 8 位。它是最優(yōu)的選擇。在許多需要低功耗、低電壓的工業(yè)和商業(yè)應(yīng)用中，AT24C04 提供兩個電壓版本：()，()。當(dāng) WP 引腳連接到 VCC 時， AT24C04 支持全部寫保護(hù)。單片機(jī)和 AT24C04 連接如圖 所示。圖中AT24C04 的 l、3 腳是三條地址線，用于確定芯片的硬件地址。在 AT89551 上它們都接地，第 8 腳和第 4 腳分別為正、負(fù)電源。第 5 腳 SDA 為串行數(shù)據(jù)輸入輸出，數(shù)據(jù)通過這條雙向 I2C 總線串行傳送，和單片機(jī)的 連接。第 6 腳 SCL 為串行時鐘輸入線，和單片機(jī)的 連接。SDA 和 SCL 都需要和正電源間各接一個 的電阻上拉。第 7 腳需要接地。24C04 中帶有片內(nèi)地址寄存器。每寫入或讀出一個數(shù)據(jù)字節(jié)后，該地址寄存器自動加 1，以實(shí)現(xiàn)對下一個存儲單元的讀寫。所有字節(jié)均以單一操作方式讀取。為降低總的寫入時間，一次操作可寫入多達(dá) 8 個字節(jié)的數(shù)據(jù)。 3119189171612131415P10P11P12P13P14P15P167P178P00 39P01 38P02 37P03 36P04 35P05 34P06 33P07 32P20 21P21 22P22 23P23 24P24 25P25 26P26 27P27 28PSEN2930111020A5RST/VPDRXD/TXD/INTO/INTI/T0/T1/WR/RD/XTAL2XTAL1VSS40VCCEA/VPPALE/PROGAT89S5112345656784 GNDA2A1A0 VOCTESTSCLSDAAT24C04123GNDVCCR51KR51K圖 單片機(jī)和 AT24C04 相連使用 I2C 串行總線和外圍器件實(shí)現(xiàn)通信具有連接簡單、接口線數(shù)目少，對于通信速度要求不高而體積要求較高的應(yīng)用來說，采用 I2C 串行總線不失為一種有效的設(shè)計方法。 數(shù)碼管輸出數(shù)碼管在儀器儀表中主要是顯示單片機(jī)的輸出數(shù)據(jù)、狀態(tài)等，因而，作為外圍典型器件，數(shù)碼管顯示是反映系統(tǒng)輸出和操縱輸入的有效器件。數(shù)碼管具備數(shù)字接口，可以很方便的和單片機(jī)系統(tǒng)連接；數(shù)碼管的體積小、輸出內(nèi)容的器件重量輕，并且功耗低，是一種理想的顯示單片機(jī)數(shù)據(jù)在單片機(jī)系統(tǒng)中有著重要的作用。 8 位數(shù)碼管8 段數(shù)碼管屬于 LED 發(fā)光器件的一種。 LED 發(fā)光器件一般常用的有兩類 :數(shù)碼管和點(diǎn)陣。8 段數(shù)碼管又稱為 8 字型數(shù)碼管，分為 8 段：A 、B 、C、D 、E 、F 、G、DP。10 根管腳，每一段有一根管腳。其中 P 為小數(shù)點(diǎn)。數(shù)碼管常用的有另外兩根管腳為一個數(shù)碼管的公共端，兩根之間相互連通，如圖 所示：A B C D E F G D P7 6 4 2 1 9 1 05ABCDEFD P 圖 LED 的管腳和電路原理從電路上，數(shù)碼管又可分為共陰和共陽兩種。 數(shù)碼管數(shù)據(jù)顯示用單片機(jī)驅(qū)動 LED 數(shù)碼管有很多方法，按顯示方式分，有靜態(tài)顯示和動態(tài)顯示。靜態(tài)顯示就是顯示驅(qū)動電路具有輸出鎖存功能，單片機(jī)將所有要顯示的數(shù)據(jù)送出后就不再控制 LED，直到下一次顯示時再傳送一次新的顯示數(shù)據(jù)。靜態(tài)顯示的數(shù)據(jù)穩(wěn)定，占用的CPU 時間少。靜態(tài)顯示中，每一個顯示器都要占用單獨(dú)的具有鎖存功能的 I/O 接口，該接口用于筆劃段字