【正文】 1 JTAG引腳定義通過(guò)JTAG接口加適配器把用戶最終產(chǎn)品連接到計(jì)算機(jī)上。JTAG的接口電路(如圖410所示)。 圖410 JTAG接口電路 (2) C8051F020與接收板的串行接口 單片機(jī)通過(guò)串口對(duì)GPS接收機(jī)實(shí)現(xiàn)信息的提取。單片機(jī)與GPS模塊都具有異步串行接口，}，}。單片機(jī)與GPS模塊進(jìn)行通信時(shí)，單片機(jī)與GPS模塊的串行接口的電壓都是3V左右，所以單片機(jī)與接收模塊的串口直接相連。 RS232C串口模塊設(shè)計(jì) RS232C總線標(biāo)準(zhǔn)與電氣特性目前RS232C是PC機(jī)與通信工業(yè)中應(yīng)用最廣泛的一種串行接口[[21][221. RS232C標(biāo)準(zhǔn)(協(xié)議)規(guī)定連接電纜和機(jī)械、電氣特性、信號(hào)功能及傳送過(guò)程。RS232C中規(guī)定的最大傳輸速率為20kbps，在當(dāng)時(shí)看來(lái)是足夠了，但隨著科學(xué)技術(shù)的發(fā)展，20kbps的通信速度已遠(yuǎn)不能滿足人們的需要，因此新的修訂版本中，RS232C的最高通信速率可以達(dá)到2Mbps。通常在單片機(jī)系統(tǒng)中，由于其處理能力的限制，最高波特率一般為112Kbps左右。現(xiàn)在最常用的RS232C采用負(fù)邏輯規(guī)定的邏輯電平，即邏輯“1”表示一3V15V,邏輯“0”表示+3V+15V。大家知道RS232接口不能與單片機(jī)的異步串行通信接口直接相連就是因?yàn)閱纹瑱C(jī)的TTL電平是正邏輯規(guī)定的邏輯電平。協(xié)議規(guī)定傳輸?shù)淖畲缶嚯x為15米，實(shí)際應(yīng)用中可以通過(guò)降低通信速率為代價(jià)適當(dāng)延長(zhǎng)通信距離。在應(yīng)用RS232C時(shí)必須了解RS232C的連接，才能正確使用。對(duì)于一般全雙工通信，僅需幾條信號(hào)線就可實(shí)現(xiàn)，如一條發(fā)送線、一條接收線及一條地線。由于RS232是最早期為促進(jìn)公用電話網(wǎng)絡(luò)進(jìn)行數(shù)據(jù)通信而定制的標(biāo)準(zhǔn)，其邏輯電平對(duì)地是對(duì)稱的，與TTL, MOS邏輯電平不同，所以單片機(jī)與計(jì)算機(jī)不能直接連接。本論文中C8051F020與PC機(jī)的串口數(shù)據(jù)通信電路以SP3223E芯片為核心，實(shí)現(xiàn)電平轉(zhuǎn)及串口通信功能。SP3223E是SIPEX公司生產(chǎn)的RS232收發(fā)器，SP3223E內(nèi)有一個(gè)高效電荷泵，可以在++，滿負(fù)載時(shí)，SP3223E器件可工作于235Kbps的數(shù)據(jù)傳輸率。兼容5V邏輯輸入，內(nèi)含2路接收、2路發(fā)送串口通信接口，具有低功耗、高數(shù)據(jù)率、增強(qiáng)型ESD保護(hù)等特性。增強(qiáng)型ESD結(jié)構(gòu)為所有發(fā)送器輸出和接收器輸入提供保護(hù)，可承受115VKV IEC 100042氣隙放電、18KV IEC 100042接觸放電和士15V KV人體放電模式。芯片最大特點(diǎn)是在串口無(wú)數(shù)據(jù)輸入的情況下可以靈活的進(jìn)行電源管理，即當(dāng)ONLINE為低電平，SHUTDOWN為高電平時(shí)，ONLINE功能有效。在正常運(yùn)行模式下，若芯片在接收引腳沒(méi)有檢測(cè)到有效信號(hào)，將自動(dòng)進(jìn)入SHUTDOWN模式，此時(shí)耗電luAo在ONLINE功能有效時(shí)，如果監(jiān)測(cè)到接收或發(fā)送引腳有信號(hào)輸入，該芯片自動(dòng)被激活而轉(zhuǎn)入正常工作狀態(tài)。接口電路(如圖411所示)。圖411串口電路4. 5 LCD顯示模塊4. 5. 1 OCM12864介紹OCM12864液晶顯示模塊是128X64點(diǎn)陣型液晶顯示模塊，可顯示各種字符及圖形，可與CPU直接接口，具有8位標(biāo)準(zhǔn)數(shù)據(jù)總線、6條控制線及電源線【16]。}，在本設(shè)計(jì)中使用的OCM128641具有20個(gè)引腳，引腳功能(如表42所示)。 表42 LCD引腳功能介紹管腳號(hào)管腳方向說(shuō)明1VSS邏輯電源地2VDD邏輯電源+SVo3VOLCD調(diào)整電壓，應(yīng)用時(shí)應(yīng)接l OK電位器可調(diào)端 4RSI數(shù)據(jù)/指令選擇:高電平:數(shù)據(jù)DOD7將送人顯示RAM低電平:數(shù)據(jù)DOD7將送人指令寄存器執(zhí)行5R/WI讀/寫(xiě)選擇::讀數(shù)據(jù)。低電平:寫(xiě)數(shù)據(jù)。6EI數(shù)據(jù)輸入輸出引腳7DB0I/O數(shù)據(jù)輸入輸出引腳8DB1I/O數(shù)據(jù)輸入輸出引腳9DB2I/O數(shù)據(jù)輸入輸出引腳10DB3I/O數(shù)據(jù)輸入輸出引腳11DB4I/O數(shù)據(jù)輸入輸出引腳12DBSI/O數(shù)據(jù)輸入輸出引腳13DB6I/O數(shù)據(jù)輸入輸出引腳14DB7I/O數(shù)據(jù)輸入輸出引腳15CSII片選信號(hào)，高電平時(shí)選擇左半屏16CS2I片選信號(hào)，高電平時(shí)選擇右半屏17RETI復(fù)位信號(hào)，低電平有效18VEE0LCD驅(qū)動(dòng)，負(fù)電壓輸出，對(duì)地接l OK電位器19LEDA背光電源，LED+ (SV)o 20LEDA背光電源，LED (5 V ) o4. 5. 2 LCD顯示模塊與C8051F020單片機(jī)硬件接口設(shè)計(jì)由于C8051F020是美國(guó)Cygnal公司推出的一種混合信號(hào)SoC型8位單片機(jī)，是集成度很高的混合信號(hào)系統(tǒng)級(jí)的芯片。它具有100腳的TQFP封裝，功耗低，}，全部I/0, RST, JTAG引腳均耐SV電壓。有高速、流水線結(jié)構(gòu)的8051兼容的CIP51內(nèi)核(可達(dá)25MIPS )。該MCU具有PO}P7共64個(gè)通用I/0端口，每個(gè)端口引腳都可以被配置為推挽輸出或漏極開(kāi)路輸出[25]。對(duì)于OCM12864由于其工作電壓SV,，所以要C8051F020的輸出能更好地驅(qū)SV輸入的LCD需要對(duì)系統(tǒng)進(jìn)行額外配置。除了將對(duì)應(yīng)端口的輸出方式設(shè)置為“漏極開(kāi)路”外，還應(yīng)在電路上將每個(gè)端口通過(guò)一個(gè)上拉電阻接到SV電源，這樣可以保證C8051F020的邏鑼1輸出能夠被提升到SV。接口電路(如圖412所示)。圖412 LCD接口電路抗干擾設(shè)計(jì)是單片機(jī)應(yīng)用系統(tǒng)設(shè)計(jì)的重要組成部分，沒(méi)有良好的抗干擾措施，系統(tǒng)就無(wú)法安全可靠的工作。當(dāng)然，只能通過(guò)系統(tǒng)軟件、硬件設(shè)計(jì)盡可能的減少千擾帶來(lái)的影響，而不可能完全消除干擾[26j。本系統(tǒng)在抗干擾方面考慮了如下的問(wèn)題。4. PCB抗干擾設(shè)計(jì)1合理的設(shè)置插接件，電源插接件與信號(hào)插接件之間保持一定的距離，在接插座上增加接地針數(shù)。信號(hào)針盡量分散配置，增大彼此間的距離。2印制板元件布局時(shí)，相關(guān)元件盡量靠近。CPU的晶振走線一定要短，并盡量用地線包圍。3印制板雙面敷銅接地，形成一個(gè)屏蔽層，并在信號(hào)線兩側(cè)均勻打孔，增加抗干擾能力。4手工放置元件和布線，使連線盡可能短。，放置大電容是為了去除低頻干擾，而小電容是為了防止高頻干擾。6雙面板布線時(shí)，應(yīng)盡量把電源線和信號(hào)線放置在不同的層面。并且兩面的線條要盡量垂直。7加粗地線和電源線，以減小壓降，降低禍合噪聲。高、低速和模、數(shù)接地線要分開(kāi)并一點(diǎn)接地。8今采用工業(yè)級(jí)芯片提高抗干擾能力。1軟件設(shè)計(jì)可以提高系統(tǒng)的可靠性和抗干擾性，這對(duì)于整個(gè)系統(tǒng)具有很大意義。一個(gè)好的軟件設(shè)計(jì)，要充分考慮采取必要的抗干擾措施，利用軟、硬件相結(jié)合實(shí)現(xiàn)系統(tǒng)的抗干擾是單片機(jī)控制系統(tǒng)具有的特殊優(yōu)點(diǎn)之一。2采用設(shè)置軟件陷阱防止程序“跑飛”。在軟件抗干擾技術(shù)中重要方面是防止程序出現(xiàn)“跑飛”的情況，即程序可能進(jìn)入非程序區(qū)，造成系統(tǒng)運(yùn)行的一系列錯(cuò)誤現(xiàn)象。3今采用設(shè)置程序監(jiān)視器(Watchdog一看門(mén)狗)有效的解決死循環(huán)問(wèn)題。程序執(zhí)行過(guò)程中若進(jìn)入死循環(huán)，同時(shí)又沒(méi)有撞上陷阱，就會(huì)使程序長(zhǎng)時(shí)間運(yùn)行不下去，無(wú)法正常實(shí)現(xiàn)程序功能。需要注意的是為了防止復(fù)位必須在溢出發(fā)生前由應(yīng)用軟件重新觸發(fā)WDT，即“喂狗”。如果系統(tǒng)出現(xiàn)了軟件/硬件錯(cuò)誤時(shí)應(yīng)用軟件不能重新觸發(fā)WDT，則WDT將溢出并產(chǎn)生一個(gè)復(fù)位，這可以防止系統(tǒng)失控。第5章系統(tǒng)的軟件設(shè)計(jì)5. 1系統(tǒng)時(shí)鐘初始化每個(gè)MCU都有一個(gè)內(nèi)部振蕩器和一個(gè)外部振蕩器驅(qū)動(dòng)電路，每個(gè)驅(qū)動(dòng)電路都能產(chǎn)生系統(tǒng)時(shí)鐘，當(dāng)復(fù)位引腳為低時(shí)，兩個(gè)振蕩器都被禁止。控制器既可以從內(nèi)部振蕩器運(yùn)行，也可以從外部振蕩器運(yùn)行?？墒褂肙SCICN寄存器中的CLKSL位，在兩個(gè)振蕩器之間隨意切換。當(dāng)CLKSL ()=0時(shí)，由內(nèi)部振蕩器產(chǎn)生系統(tǒng)時(shí)鐘SYSCLK，復(fù)位之后CLKSL為0，故復(fù)位后，控制器使用內(nèi)部振蕩器產(chǎn)生系統(tǒng)時(shí)鐘SYSCLK。當(dāng)CLKSL() 1時(shí)，由外部振蕩器產(chǎn)生系統(tǒng)時(shí)鐘SYSLCK[21[231 o在本設(shè)計(jì)中采用外部振蕩器驅(qū)動(dòng)電路產(chǎn)生系統(tǒng)時(shí)鐘，MCU復(fù)位后一旦檢測(cè)到外部振蕩器控制寄存器(OSCXCN)的最高位為高電平，就說(shuō)明晶體振蕩器運(yùn)行穩(wěn)定，就可以由內(nèi)部振蕩器轉(zhuǎn)換為外部晶體振蕩器。同時(shí)外部振蕩器控制寄存器(OSCXCN)的64位控制外部振蕩器運(yùn)行方式，外部振蕩器控制寄存器(OSCXCN)的20位控制外部振蕩器頻率。從允許振蕩器工作到外部振蕩器控制寄存器的最高位為高電平，這個(gè)過(guò)程至少需要lms的啟動(dòng)時(shí)間，所以在程序中加了一個(gè)大于lms的延時(shí)語(yǔ)句。 void Oscillator Init() { int i=0。 OSCXCN=0x67。//使能外部晶體， for(i=O。i4000。i++)。//等待晶振頻率穩(wěn)定，至少lms while ((OSCXCNamp。0x80)一0)。//查詢晶振運(yùn)行穩(wěn)定標(biāo)志位是否為1, (1為 運(yùn)行穩(wěn)定) OSCICN = 0x08 。//選擇外部石英晶體作為系統(tǒng)時(shí)鐘 1/0口的初始化通過(guò)設(shè)置交叉開(kāi)關(guān)控制寄存器將片內(nèi)的數(shù)字信號(hào)映射到1/0引腳，這一特性允許用戶根據(jù)自己的特定應(yīng)用選擇通用端口1/0和所需數(shù)字資源的組合。當(dāng)交叉開(kāi)關(guān)配置寄存器XBRO, XBRI和XBR2中外設(shè)的對(duì)應(yīng)允許位被設(shè)置為邏輯“I”時(shí)，交叉開(kāi)關(guān)將端口引腳分配給外設(shè)。交叉開(kāi)關(guān)配置是嚴(yán)格按優(yōu)先權(quán)順序?qū)⒍丝赑OP3的引腳分配給器件上的數(shù)字外設(shè)UART, SMBus, PCA、定時(shí)器等1241。未被指定的端口引腳作為通用I/0引腳，通過(guò)讀或?qū)懴鄳?yīng)的端口數(shù)據(jù)寄存器訪問(wèn)端口，既可以按位尋址也可以按字節(jié)尋址。被交叉開(kāi)關(guān)分配的那些端口引腳的輸出狀態(tài)受使用這些引腳的數(shù)字外設(shè)的控制，再向端口數(shù)據(jù)寄存器(或相關(guān)的端口位)寫(xiě)入數(shù) 據(jù)時(shí)對(duì)這些引腳的狀態(tài)沒(méi)有影響。不管交叉開(kāi)關(guān)是否將引腳分配給外設(shè)，讀 一個(gè)端口數(shù)據(jù)寄存器(或端口位)將總是返回引腳本身的邏輯狀態(tài)。因?yàn)榻徊骈_(kāi)關(guān)寄存器影響器件外設(shè)的引出腳，所以它們通常在外設(shè)被配置前由系統(tǒng)的初始化代碼配置。一旦配置完畢，將不再對(duì)其重新編程。要正確分配端口，必須熟悉交叉開(kāi)關(guān)寄存器和各種外設(shè)的優(yōu)先權(quán)順序。在本設(shè)計(jì)中需要把串行口映射到I/0端口上，UARTO具有最高優(yōu)先權(quán)，把UARTOEN()設(shè)置成邏輯“1。當(dāng)選擇了串行通信外設(shè)(即SMBus、或UART)時(shí)交叉開(kāi)關(guān)將為所有相關(guān)功能分配引腳，例如:不能為UARTO功能只分配TXO引腳而不分配RXO引腳。同樣，把 UART 1 EN ( )設(shè)置成邏輯+1。，被交叉開(kāi)關(guān)分配給輸入信號(hào)(例如RXO )的引腳所對(duì)應(yīng)的輸出驅(qū)動(dòng)器被禁止。因此，端口數(shù)據(jù)寄存器和端口輸出方式寄存器(PnMDOUT)的值對(duì)這些引腳的狀態(tài)沒(méi)有影響。交叉開(kāi)關(guān)寄存器被正確配置后通過(guò)XBARE ( )設(shè)置為邏輯“1”來(lái)使能交叉開(kāi)關(guān)。在XBARE被設(shè)置為邏輯“1”之前端口POP3的輸出驅(qū)動(dòng)器被禁止，以防止對(duì)交叉開(kāi)關(guān)寄存器和其它寄存器寫(xiě)入時(shí)在端口引腳上產(chǎn)生爭(zhēng)用。每個(gè)端口引腳的輸出方式都可被配置為漏極開(kāi)路或推挽方式，缺省狀態(tài)為漏極開(kāi)路。端口POP3引腳的輸出方式由PnMDOUT寄存器中的對(duì)應(yīng)位決定，對(duì)應(yīng)位設(shè)置為邏輯“1”時(shí)配置為推挽方式輸出。對(duì)應(yīng)位設(shè)置為邏輯“0”時(shí)配置為漏極開(kāi)路方式輸出。在本設(shè)計(jì)中，需要將UARTO與GPS模塊串口進(jìn)行通信，而UART 1作為與PC機(jī)通信。相關(guān)初始化設(shè)置如下: 初始化I/0口 void PORT Init(void) { XBRO=0x04。//選擇TXO. , XBRl=0x00。 XBR2=0x04。//選擇，TX1, , XBR2=0x40。//允許功能選擇開(kāi)關(guān)，全局弱上拉 POMDOUT卜0x05。//選擇TXO, TX I為推拉方式，RXO, RX1為漏極開(kāi) 路 P 1 MDOUTI=OxOf。 //P l .0P } UARTO的初始化C8051F020有兩個(gè)獨(dú)立的增強(qiáng)型全雙工的串行口，兩個(gè)串口總線都是用硬件實(shí)現(xiàn)，都能向CIP51產(chǎn)生中斷，因此需要很少的CPU的干預(yù)。對(duì)串口的初始化是通過(guò)相關(guān)的特殊功能寄存器，即串口控制寄存器(SCONO, SCON1)來(lái)實(shí)現(xiàn)的[[39。11o UARTO提供四種工作方式(一種同步方式和三種異步方式)。通過(guò)設(shè)置SCONO寄存器中的配置位選擇不同方式，這四種方式提供不同的波特率和通信協(xié)議，(如表51所示)。 表51 UARTAO工作方式方式同步性波特率時(shí)鐘數(shù)據(jù)位起始/停止位0同步 SYSCLK/12 8無(wú)1異步 定時(shí)器1或者定時(shí)器2/481個(gè)//1個(gè)2異步 SYSCLK/32或SYSCLK/649.1個(gè)/1個(gè)3異步 定時(shí)器1或定時(shí)器2/491個(gè)/1個(gè) 本設(shè)計(jì)通過(guò)UARTO實(shí)現(xiàn)串口通信，且串口工作方式為方式1異步、全雙工通信，每個(gè)數(shù)據(jù)字節(jié)共10位:1個(gè)起始位、8個(gè)數(shù)據(jù)位(LSB在先)和1個(gè)停止位。選擇定時(shí)器Tl并且工作在方式2(自動(dòng)重裝8位定時(shí)/計(jì)數(shù)器)作為波特率產(chǎn)生器，波特率為9600bpso下面給出了方式1的波特率方程，其中TlM為定時(shí)器1時(shí)鐘選擇位(CKCONA)當(dāng)該位為1時(shí)