基于fpga的高精度脈沖寬度測(cè)量畢業(yè)論文-資料下載頁(yè)
2025-06-27 18:42本頁(yè)面
【正文】 數(shù)字移相技術(shù) 測(cè)量脈沖寬度最常用的方法是脈沖計(jì)數(shù)法。脈沖計(jì)數(shù)法就是在待測(cè)脈沖寬度內(nèi)對(duì)時(shí)鐘脈沖進(jìn)行計(jì)數(shù)（一般是對(duì)時(shí)鐘的上升沿計(jì)數(shù)，下面的介紹以對(duì)上升沿進(jìn)行計(jì)數(shù)為例），計(jì)數(shù)值N與時(shí)鐘周期T相乘就可以得到脈沖寬度的數(shù)值。這是比較簡(jiǎn)單和常用的測(cè)量脈沖寬度的方法，這一方法的誤差來(lái)源于待測(cè)脈沖的前沿和后沿與相鄰時(shí)鐘上升沿的時(shí)間差，最大誤差為一個(gè)時(shí)鐘周期的值，如時(shí)鐘頻率為100MHz，最大誤差為10ns。如果要提高計(jì)時(shí)精度，就需要提高時(shí)鐘頻率，而時(shí)鐘頻率的提高又受制于器件性能，并給印制面板及加工帶來(lái)一定困難，如果要得到ns量級(jí)的測(cè)量精度，時(shí)鐘頻率則需達(dá)到1GHz，這在實(shí)際工程應(yīng)用中應(yīng)用起來(lái)比較困難。因而在脈沖計(jì)數(shù)法的基礎(chǔ)上，提出運(yùn)用數(shù)字移相技術(shù)結(jié)合FPGA設(shè)計(jì)出新型的脈沖寬度測(cè)量方案，可將測(cè)量精度提高到ns量級(jí)，移相即通過(guò)FPGA內(nèi)部鎖連環(huán)模塊（PLL）的延時(shí)功能，使時(shí)鐘信號(hào)產(chǎn)生一定時(shí)間的滯后，新產(chǎn)生的信號(hào)與原始信號(hào)形成兩路同頻卻有一定相位差的時(shí)鐘信號(hào)，所以稱(chēng)為移相。測(cè)量原理如圖61所示。圖61 數(shù)字移相法測(cè)量原理通過(guò)移相技術(shù)對(duì)時(shí)鐘信號(hào)CLK0進(jìn)行處理，依次移相900，形成另外三路時(shí)鐘信號(hào)CLK90，CLK180和CLK270，分別使用以上四路時(shí)鐘信號(hào)驅(qū)動(dòng)斯路計(jì)數(shù)器對(duì)待測(cè)脈沖進(jìn)行測(cè)量。假設(shè)時(shí)鐘信號(hào)CLK0的頻率為，其周期則為，四路時(shí)鐘對(duì)待測(cè)信號(hào)測(cè)量的計(jì)數(shù)值分別為，，則最后待測(cè)信號(hào)的測(cè)量值為： 式(61)通過(guò)式(61)和圖61可以看出，時(shí)鐘信號(hào)CLK0，CLK90，CLK180和CLK270的每一個(gè)上升沿分別對(duì)應(yīng)于等效時(shí)鐘的一個(gè)上升沿，從而可以這樣表述：使用四路時(shí)鐘來(lái)測(cè)量待測(cè)脈沖信號(hào)并將測(cè)量結(jié)果相加，等效于使用4倍頻的時(shí)鐘頻率的時(shí)鐘信號(hào)測(cè)量待測(cè)脈沖。根據(jù)前面介紹的脈沖計(jì)數(shù)法可知，測(cè)量結(jié)果的最大誤差為等效時(shí)鐘的時(shí)鐘周期，也即是時(shí)鐘信號(hào)CLK0的時(shí)鐘周期的1/4，通過(guò)這樣的方式可以在不提高計(jì)數(shù)時(shí)鐘頻率的前提下，達(dá)到減小測(cè)量誤差、提高計(jì)時(shí)精度的目的。使用這一測(cè)量方法，在計(jì)數(shù)時(shí)鐘頻率為250MHz時(shí)，可得到時(shí)鐘頻率為1GHz的等效時(shí)鐘，從而使測(cè)量精度達(dá)到ns量級(jí)。 測(cè)量方案詳細(xì)設(shè)計(jì) 根據(jù)上文介紹的測(cè)量技術(shù)原理，下面將在A(yíng)ltera公司的Quartus II III 系列的EP3SE50F484C2芯片進(jìn)行設(shè)計(jì)。首先，利用Quartus II 提供的鎖相環(huán)模塊（PLL）生成四路一次相差900相位的時(shí)鐘信號(hào)。為了降低高頻時(shí)鐘信號(hào)對(duì)印制面板設(shè)計(jì)帶來(lái)的影響，設(shè)計(jì)選用的輸入時(shí)鐘信號(hào)頻率為50MHz，通過(guò)PLL進(jìn)行5倍頻率產(chǎn)生頻率為250MHz的時(shí)鐘，并通過(guò)PLL的移相功能生成四路依次相差900相位的計(jì)數(shù)時(shí)鐘信號(hào)CLK0，CLK90，CLK180和CLK270，PLL模塊如圖62所示。圖62 PLL模塊然后利用Quartus II 提供的計(jì)數(shù)模塊（COUNTER）產(chǎn)生四個(gè)計(jì)數(shù)模塊，分別由計(jì)數(shù)時(shí)鐘信號(hào)CLK0，CLK90，CLK180和CLK270驅(qū)動(dòng)，在脈沖寬度內(nèi)進(jìn)行計(jì)數(shù)。利用Quartus II 提供的加法器模塊（ADD）對(duì)四個(gè)計(jì)數(shù)值進(jìn)行相加。綜合計(jì)數(shù)模塊原理圖如圖63所示。其中，輸入引腳pulse為待測(cè)脈沖信號(hào)，輸入引腳clr為計(jì)數(shù)模塊清零信號(hào)，輸出引腳width為測(cè)量到的脈沖寬度輸出端。圖63 綜合計(jì)數(shù)模塊原理圖由于計(jì)數(shù)時(shí)鐘信號(hào)的頻率為250MHz，其周期T為4ns，根據(jù)上面介紹的技術(shù)原理公式(61)可知，脈沖寬度為 ，即加法器最后輸出的數(shù)值就是測(cè)量得到的脈沖寬度，單位為ns. 測(cè)量方案仿真結(jié)果為驗(yàn)證設(shè)計(jì)，在Quartus II III系列的EP3SE50F484C2芯片進(jìn)行設(shè)計(jì)仿真。仿真結(jié)果如圖6圖6圖66所示。圖64 仿真示例一圖65 仿真示例二圖66 仿真示例三仿真示例的脈沖寬度設(shè)定值與仿真測(cè)量值在表61中詳細(xì)列出。比較脈沖寬度設(shè)定值與測(cè)量值可知，仿真結(jié)果符合設(shè)計(jì)目標(biāo)，測(cè)量精度達(dá)到ns量級(jí)。表61 脈沖寬度設(shè)定值與測(cè)量值序號(hào)脈沖寬度設(shè)定值(ns)脈沖寬度測(cè)量值(ns)135362163164312751274 總結(jié) 本文介紹的脈沖寬度精確測(cè)量方法，在直接脈沖計(jì)數(shù)法的基礎(chǔ)上采用數(shù)字移相技術(shù)來(lái)提高測(cè)量精度，并通過(guò)仿真驗(yàn)證了設(shè)計(jì)思路，將脈沖寬度的測(cè)量精度提高到ns量級(jí)。該測(cè)量方案可用于需要對(duì)脈沖寬度進(jìn)行測(cè)量的各種實(shí)驗(yàn)項(xiàng)目或者工程應(yīng)用中，且該系統(tǒng)可測(cè)量的脈沖寬度范圍寬，對(duì)大于10ns的脈沖都可進(jìn)行測(cè)量。當(dāng)待測(cè)脈沖寬度變化時(shí)，只需根據(jù)脈沖寬度的可能上限更改計(jì)數(shù)器的位數(shù)，方便應(yīng)用于各種場(chǎng)合。致 謝 在畢業(yè)論文即將完成之際，四年的大學(xué)生活也已落下帷幕，在這四年期間學(xué)到很多專(zhuān)業(yè)課知識(shí)，同時(shí)也學(xué)到很多做人做事的道理，在這四年期間學(xué)到的一切也將成為我今后學(xué)習(xí)和生活源源不竭的動(dòng)力。 在此，首先要衷心感謝我的指導(dǎo)老師╳╳副教授。在整個(gè)畢業(yè)設(shè)計(jì)期間，從基礎(chǔ)的學(xué)習(xí)、文獻(xiàn)資料的搜索，到研究工作的開(kāi)展、深入至論文的撰寫(xiě)，都得到了╳╳老師的悉心指導(dǎo)。╳╳老師對(duì)我專(zhuān)業(yè)知識(shí)和技能的培養(yǎng)，特別是硬件知識(shí)的掌握提供了巨大的幫助。陳老師嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度、淵博的學(xué)識(shí)、兢兢業(yè)業(yè)的工作作風(fēng)使我終身受益。 感謝同宿舍的╳╳╳同學(xué)，在畢業(yè)設(shè)計(jì)期間，他不斷的通知我他的進(jìn)度、與我分享心得、為我收集相關(guān)資料。感謝他為我提供了一個(gè)良好的求知和科研氛圍以及在我的畢業(yè)設(shè)計(jì)過(guò)程提供的各種幫助。參考文獻(xiàn)[1] [J].電子信息對(duì)抗技術(shù),2007,22(5):2327.[2] [M].北京：人民郵電出版社,2010.[3] [M].北京:高等教育出版社,2005.[4] 閻石. 數(shù)字電子技術(shù)基礎(chǔ)(第四版)[M].北京:高等教育出版社,1998 .[5] 韓焱，張艷花，[M].北京：電子工業(yè)出版社,2009.[6] 樊昌信，[M]. 北京：國(guó)防工業(yè)出版,2007.[7] [M]. 北京：.[8] 巨小寶,崔曉俊,[J]. 電訊工程,1998,16(4):12.[9] [J].現(xiàn)代計(jì)算 機(jī),2010,12(3):159160.[10] 路立平，杜峰，[J].鄭州輕工業(yè)學(xué)院學(xué)報(bào)(自 然科學(xué)版),2003,18(4):14.[11] 劉竹琴，白澤生. 一種基于單片機(jī)的數(shù)字頻率計(jì)的實(shí)現(xiàn)[J].現(xiàn)代電子技 術(shù),2010,15(23):9091.[12] 穆蘭．單片微型計(jì)數(shù)機(jī)原理及接口技術(shù)[M].北京：機(jī)械工業(yè)出版社,1997.[13] [M].北京:清華大學(xué)出版社,2005.[14] 曾繁泰，陳美金．VHDL 程序設(shè)計(jì)[M]．北京：清華大學(xué)出版社,2005.[15] [M]．中南大學(xué)出版社,2002.[16］陳立，王厚軍，田書(shū)林等．現(xiàn)代測(cè)試技術(shù)[M]．成都：電子科技大學(xué)出版社,2002.[17] 潘松，[M].北京:科學(xué)出版社,2002.[18] [M].西安:西安電子科技大學(xué)出版社,2002.[19] J R Armstrong,F G [M].李棕伯,:機(jī)械 工業(yè)出版社,2002.16
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1