【正文】 PCB設(shè)計水平的高低，產(chǎn)品的差異性主要就是體現(xiàn)在PCB的設(shè)計上了?！　CB設(shè)計是一門綜合性的學(xué)科，是質(zhì)量、成本、時間等多方面相互協(xié)調(diào)的產(chǎn)物。在PCB設(shè)計中沒有最好，只有更好。總之，高速PCB的設(shè)計是今天系統(tǒng)設(shè)計領(lǐng)域面臨的嚴(yán)肅挑戰(zhàn)，無論是設(shè)計方法、設(shè)計工具、還是設(shè)計隊伍的構(gòu)成以及工程師的設(shè)計思路，都需要積極認(rèn)真地去應(yīng)對。PCB電路設(shè)計傳輸線效應(yīng) PCB板上的走線可等效為串聯(lián)和并聯(lián)的電容、電阻和電感結(jié)構(gòu)。 ohms/foot，因為絕緣層的緣故，并聯(lián)電阻阻值通常很高。將寄生電阻、電容和電感加到實際的PCB連線中之后，連線上的最終阻抗稱為特征阻抗Zo。線徑越寬，距電源/地越近，或隔離層的介電常數(shù)越高，特征阻抗就越小。如果傳輸線和接收端的阻抗不匹配，那么輸出的電流信號和信號最終的穩(wěn)定狀態(tài)將不同，這就引起信號在接收端產(chǎn)生反射，這個反射信號將傳回信號發(fā)射端并再次反射回來。隨著能量的減弱反射信號的幅度將減小，直到信號的電壓和電流達(dá)到穩(wěn)定。這種效應(yīng)被稱為振蕩，信號的振蕩在信號的上升沿和下降沿經(jīng)常可以看到。基于上述定義的傳輸線模型，歸納起來，傳輸線會對整個PCB電路設(shè)計帶來以下效應(yīng): 反射信號Reflected signals 延時和時序錯誤Delay amp。 Timing errors 多次跨越邏輯電平門限錯誤False Switching 過沖與下沖Overshoot/Undershoot 串?dāng)_Induced Noise (or crosstalk) 電磁輻射EMI radiation1. 反射信號　　如果一根走線沒有被正確終結(jié)(終端匹配)，那么來自于驅(qū)動端的信號脈沖在接收端被反射，從而引發(fā)不預(yù)期效應(yīng)，使信號輪廓失真。當(dāng)失真變形非常顯著時可導(dǎo)致多種錯誤，引起PCB設(shè)計失敗。同時，失真變形的信號對噪聲的敏感性增加了，也會引起PCB設(shè)計失敗。如果上述情況沒有被足夠考慮，EMI將顯著增加，這就不單單影響自身PCB設(shè)計結(jié)果，還會造成整個系統(tǒng)的失敗。 反射信號產(chǎn)生的主要原因：過長的走線；未被匹配終結(jié)的傳輸線，過量電容或電感以及阻抗失配。 2. 延時和時序錯誤　　信號延時和時序錯誤表現(xiàn)為：信號在邏輯電平的高與低門限之間變化時保持一段時間信號不跳變。過多的信號延時可能導(dǎo)致時序錯誤和器件功能的混亂。　　通常在有多個接收端時會出現(xiàn)問題。PCB電路設(shè)計師必須確定最壞情況下的時間延時以確保PCB設(shè)計的正確性。信號延時產(chǎn)生的原因：驅(qū)動過載，走線過長。 3. 多次跨越邏輯電平門限錯誤 信號在跳變的過程中可能多次跨越邏輯電平門限從而導(dǎo)致這一類型的錯誤。多次跨越邏輯電平門限錯誤是信號振蕩的一種特殊的形式，即信號的振蕩發(fā)生在邏輯電平門限附近，多次跨越邏輯電平門限會導(dǎo)致邏輯功能紊亂。反射信號產(chǎn)生的原因：過長的走線，未被終結(jié)的傳輸線，過量電容或電感以及阻抗失配。 4. 過沖與下沖 過沖與下沖來源于走線過長或者信號變化太快兩方面的原因。雖然大多數(shù)元件接收端有輸入保護(hù)二極管保護(hù)，但有時這些過沖電平會遠(yuǎn)遠(yuǎn)超過元件電源電壓范圍，損壞元器件。 5. 串?dāng)_　　串?dāng)_表現(xiàn)為在一根信號線上有信號通過時，在PCB板上與之相鄰的信號線上就會感應(yīng)出相關(guān)的信號，我們稱之為串?dāng)_?！　⌒盘柧€距離地線越近，線間距越大，產(chǎn)生的串?dāng)_信號越小。異步信號和時鐘信號更容易產(chǎn)生串?dāng)_。因此解串?dāng)_的方法是移開發(fā)生串?dāng)_的信號或屏蔽被嚴(yán)重干擾的信號。6. 電磁輻射　　EMI(ElectroMagnetic Interference)即電磁干擾，產(chǎn)生的問題包含過量的電磁輻射及對電磁輻射的敏感性兩方面。EMI表現(xiàn)為當(dāng)數(shù)字系統(tǒng)加電運行時，會對周圍環(huán)境輻射電磁波，從而干擾周圍環(huán)境中電子設(shè)備的正常工作。它產(chǎn)生的主要原因是電路工作頻率太高以及布局布線不合理。 目前已有進(jìn)行 EMI仿真的軟件工具，但EMI仿真器都很昂貴，仿真參數(shù)和邊界條件設(shè)置又很困難，這將直接影響仿真結(jié)果的準(zhǔn)確性和實用性。最通常的做法是將控制EMI的各項PCB設(shè)計規(guī)則應(yīng)用在PCB設(shè)計的每一環(huán)節(jié)，實現(xiàn)在PCB設(shè)計各環(huán)節(jié)上的規(guī)則驅(qū)動和控制。印制電板路設(shè)計中的工藝缺陷 為了幫助廣大印制電路板設(shè)計者更好的了解印制電路板設(shè)計中的工藝缺陷，現(xiàn)將印制電路板設(shè)計中常見的工藝缺陷羅列如下，希望對大家在進(jìn)行印制電路板設(shè)計時能夠有所幫助?！　∫?、焊盤的重疊 　　焊盤（除表面貼焊盤外）的重疊，意味孔的重疊，在鉆孔工序會因為在一處多次鉆孔導(dǎo)致斷鉆頭，導(dǎo)致孔的損傷。 　　多層板中兩個孔重疊，如一個孔位為隔離盤，另一孔位為連接盤（花焊盤），這樣繪出底片后表現(xiàn)為隔離盤，造成的報廢?！　《D形層的濫用　　在一些圖形層上做了一些無用的連線，本來是四層板卻設(shè)計了五層以上的線路，使造成誤解。 　　設(shè)計時圖省事，以Protel軟件為例對各層都有的線用Board層去畫，又用Board層去劃標(biāo)注線，這樣在進(jìn)行光繪數(shù)據(jù)時，因為未選Board層，漏掉連線而斷路，或者會因為選擇Board層的標(biāo)注線而短路，因此在進(jìn)行印制電路板設(shè)計時保持圖形層的完整和清晰。 　　違反常規(guī)性設(shè)計，如元件面設(shè)計在Bottom層，焊接面設(shè)計在Top，造成不便。 　　三、字符的亂放　　字符蓋焊盤SMD焊片，給印制電路板的通斷測試及元件的焊接帶來不便。 　　字符設(shè)計的太小，造成絲網(wǎng)印刷的困難，太大會使字符相互重疊，難以分辨。 　　四、單面焊盤孔徑的設(shè)置 　　單面焊盤一般不鉆孔，若鉆孔需標(biāo)注，其孔徑應(yīng)設(shè)計為零。如果設(shè)計了數(shù)值，這樣在產(chǎn)生鉆孔數(shù)據(jù)時，此位置就出現(xiàn)了孔的座標(biāo)，而出現(xiàn)問題。 　　單面焊盤如鉆孔應(yīng)特殊標(biāo)注。 　　五、用填充塊畫焊盤 　　用填充塊畫焊盤在設(shè)計線路時能夠通過DRC檢查，但對于加工是不行的，因此類焊盤不能直接生成阻焊數(shù)據(jù)，在上阻焊劑時，該填充塊區(qū)域?qū)⒈蛔韬竸└采w，導(dǎo)致器件焊裝困難。 　　六、電源地層又是花焊盤又是連線 　　因為設(shè)計成花焊盤方式的電源，地層與實際印制板上的圖像是相反的，所有的連線都是隔離線，這一點印制電路板設(shè)計者應(yīng)非常清楚。 這里順便說一下，畫幾組電源或幾種地的隔離線時應(yīng)小心，不能留下缺口，使兩組電源短路，也不能造成該連接的區(qū)域封鎖（使一組電源被分開）。 　　七、加工層次定義不明確 　　單面板設(shè)計在TOP層，如不加說明正反做，也許制出來的板子裝上器件而不好焊接。 　　例如一個四層板設(shè)計時采用TOP midmid2 bottom四層，但加工時不是按這樣的順序放置，這就要求說明。 　　　八、設(shè)計中的填充塊太多或填充塊用極細(xì)的線填充 　　產(chǎn)生光繪數(shù)據(jù)有丟失的現(xiàn)象，光繪數(shù)據(jù)不完全。 　　因填充塊在光繪數(shù)據(jù)處理時是用線一條一條去畫的，因此產(chǎn)生的光繪數(shù)據(jù)量相當(dāng)大，增加了數(shù)據(jù)處理的難度。 　　九、表面貼裝器件焊盤太短 　　這是對通斷測試而言的，對于太密的表面貼裝器件，其兩腳之間的間距相當(dāng)小，焊盤也相當(dāng)細(xì)，安裝測試針，必須上下（左右）交錯位置，如焊盤設(shè)計的太短，雖然不影響器件安裝，但會使測試針錯不開位。 　　十、大面積網(wǎng)格的間距太小組成大面積網(wǎng)格線同線之間的邊緣太?。ǎ谟≈齐娐钒逯圃爝^程中，圖轉(zhuǎn)工序在顯完影之后容易產(chǎn)生很多碎膜附著在PCB板子上，造成斷線。 　　十一、大面積銅箔距外框的距離太近 　　，因在銑外形時如銑到銅箔上容易造成銅箔起翹及由其引起的阻焊劑脫落問題。 　　十二、外形邊框設(shè)計的不明確 　　有的客戶在Keep layer、Board layer、Top over layer等都設(shè)計了外形線且這些外形線不重合，造成pcb生產(chǎn)廠家很難判斷以哪條外形線為準(zhǔn)。 　　十三、圖形設(shè)計不均勻在進(jìn)行圖形電鍍時造成鍍層不均勻，影響質(zhì)量。 　　十四、異型孔太短異形孔的長/寬應(yīng)≥2：1，寬度應(yīng)，否則，鉆床在加工異型孔時極易斷鉆，造成加工困難，增加成本。PCB電路設(shè)計Protel設(shè)計流程 　　對PCB設(shè)計人員來講，遵從良好的設(shè)計習(xí)慣和設(shè)計流程去進(jìn)行PCB設(shè)計往往能夠事半功倍。每次設(shè)計一塊pcb時都應(yīng)該按如下的順序進(jìn)行，這樣可以節(jié)省時間，獲得最好效果。 　　，PCB等文件的名字（用英文，數(shù)字），加上擴(kuò)展名。 　　 先設(shè)計好刪格大小，圖紙大小，選擇公制，加好庫元件。按電路功能模塊畫好圖，元件，和線的畫法應(yīng)讓人很容易看清楚原理。盡量均勻，美觀，元件里面不要走線，注意不要在管腳中間走線，因為這樣是沒電器連接關(guān)系的。最好不要讓兩個元件管腳直接相連，畫完后可以自動編號（特殊要求例外），然后加上對應(yīng)標(biāo)稱值，最好把標(biāo)稱值改為紅色，粗體，這樣可以和標(biāo)號區(qū)分開。最好把標(biāo)號和標(biāo)稱值放在合適位置，一般左邊為標(biāo)號，右邊為標(biāo)稱值，或上面為標(biāo)號，下面為標(biāo)稱值。過程中習(xí)慣性保存！首先保證原理圖是完全正確的，進(jìn)行ERC檢查無錯，然后打印核對。其次最好能搞清楚電路原理，對高低壓；大小電流；模擬，數(shù)字；大小信號；大小功率分塊，以便在后面布局時方便。 　　 對于標(biāo)準(zhǔn)庫和自己的常用庫里面沒有的元件封裝進(jìn)行制作，要注意畫俯視圖，注意尺寸，焊盤大小，位置，號，內(nèi)孔大小，方向，（印法好量尺寸）。名字用英文，容易看為好，最好有標(biāo)明對應(yīng)的尺寸，以便下次用時查找（可以使用名字和對應(yīng)尺寸對應(yīng)的表格形式保存）。對于常用的二極管，三極管應(yīng)該注意標(biāo)號的表示方法，最好在自己庫里面有常用系列的二極管，三極管封裝，如90119018，1815，D880等。對發(fā)光二極管LED，，等常用而標(biāo)準(zhǔn)庫沒有的元件封裝應(yīng)該都在自己庫里面有。應(yīng)該很熟悉常用元件（電阻，電容，二極管，三極管）的封狀形式。 　　 在原理圖里面加好封裝，保存，ERC檢查，生成元件清單檢查。生成網(wǎng)絡(luò)表。 　　 選擇好公制，捕獲和可見刪格大小，按要求設(shè)計好外框（向?qū)Щ蜃约寒嫞?，然后放好固定孔的位置，大?。?，），邊緣的先改好焊盤，孔大小，位置固定。 添加好需要用到的庫。 　　 調(diào)用網(wǎng)絡(luò)表，調(diào)入元件，修改部分焊盤大小，設(shè)置好布線規(guī)則，可以改變標(biāo)號的大小，粗細(xì)，隱藏標(biāo)稱值。然后先把需要特殊位置的元件放好并瑣定。然后根據(jù)功能模塊布局，（可以用SCH里面選擇過度到PCB里面選擇的方式），一般不用X，Y進(jìn)行元件的翻轉(zhuǎn)，而是用空格旋轉(zhuǎn)，或L鍵，（因為有些元件是不能翻轉(zhuǎn)的，如集成塊，繼電器等）。對于一個功能模塊先放中心元件，或大元件，然后放旁邊的小元件，（比如集成塊先放，然后放直接和集成塊兩管腳直接相連的元件，再放和集成塊一個管腳相連的元件，而且類似的元件盡量放在一起，比較美觀也要考慮后面連線的方便性）。當(dāng)然一些特殊關(guān)系的元件先放，比如一些濾波電容和晶振等需要靠近某些元件的先放好。還有會干擾的元件先整體考慮要離遠(yuǎn)點。要注意留出散熱片，接插件，固定架的位置。一些不能布線的地方可以用FILL。還要考慮散熱，熱敏元件?！　‰娮?，二極管的放置方式：分為平放與豎放兩種： 　?。?）平放：當(dāng)電路元件數(shù)量不多，而且電路板尺寸較大的情況下，一般是采用平放較好；對于1/4W以下的電阻平放時,兩個焊盤間的距離一般取4/10英寸，1/2W的電阻平放時,兩焊盤的間距一般取5/10英寸；二極管平放時，1N400X系列整流管,一般取3/10英 寸。1N540X系列整流管,一般取4～5/10英寸。 　　（2）豎放：當(dāng)電路元件數(shù)較多，而且電路板尺寸不大的情況下，一般是采用豎放 ，豎放時兩個焊盤的間距一般取1～2/10英寸。 　　 先設(shè)置好規(guī)則里面的內(nèi)容，VCC，GND 大功率等大電流的線可以設(shè)置的寬點（），一般1mm可以通過1A的電流。對于大電壓的線間距可以設(shè)置大點，一般1mm為1000V。設(shè)置好了，先布VCC，GND 等一些比較重要的線。注意各個模塊的區(qū)分。對單面板最好可以加一些條線。加過孔，不一定橫平豎直，集成塊的焊盤間一般不走線，大電流的寬線可以在solder層畫上線，以便后面上錫；走線用45度角。 　　 修改一些線的寬度，轉(zhuǎn)角，補(bǔ)淚地或包焊盤（單面板必須做），鋪銅，處理地線。 　　 先進(jìn)行DRC，EMC 等檢查，然后可以打印檢查，網(wǎng)絡(luò)表對比。元件清單檢查。 　　（一般在絲網(wǎng)成）。 　?。妷?，電流等） 　?。?0MHz）一般是多點接地。10MHz是采用單點接地。其間為混合接地。 　　，不是所有器件都要按標(biāo)準(zhǔn)封裝，可以是跨接或立的焊接。 　　，應(yīng)先確定元器件在板上的位置，然后布地線，電源線。在安排高速信號線，最好考慮低速信號線。元氣件的位置 按電源電壓，數(shù)字模擬，速度快慢，電流大小等分組。安全的條件下，電源線應(yīng)盡量靠近地。減小差摸輻射的環(huán)面積，也有助于減小電路的交擾。 　　當(dāng)需要在電路板上布置快速，中速，低速邏輯電路時，高速的應(yīng)放在靠近邊緣連接器范圍內(nèi)，而低速邏輯和存儲器，應(yīng)放在遠(yuǎn)離連接器范圍內(nèi)。這樣對共阻抗偶合，輻射和交擾的減小都是有利的。接地最重要的了。差不多的時候要有備份一下，或有些步驟容易死機(jī)，破壞文件的時候要備份。以上就是PCB電路設(shè)計的Protel設(shè)計流程，希望對廣大PCB設(shè)計人員有所幫助！混合訊號系統(tǒng)PCB設(shè)計中的常見陷阱 本文講述的是現(xiàn)時混合訊號系統(tǒng)PCB設(shè)計中的常見陷阱，并提供一些指引以清除或移開它們。不過，在探討特定問題和作出提議之前，先詳細(xì)看看系統(tǒng)PCB設(shè)計的兩種潮流—小型化和高速化—如何影響這些問題，會有很大的幫助。 　　“小型化”的趨勢 　　拿1999年的蜂窩電話與五年前的產(chǎn)品作個比較，芯片數(shù)目少得很多，重量和體積大幅減少，電池壽命大幅延長。在這個進(jìn)程中，主要因素是混合訊號IC解決方案中有很大進(jìn)展。不過，隨著芯片幾何尺寸的縮減，電路板上布線的間距趨近，物理學(xué)的規(guī)律開始呈現(xiàn)出來?！　〔⑿械淖呔€愈來愈接近產(chǎn)生了愈來愈大寄生電容耦合，而這簡直是和距離平方成反比關(guān)系的結(jié)果，以前只有少數(shù)幾根走線的空間，現(xiàn)在納入了許多走線，結(jié)果，甚至是不相鄰的走線之間的電容性耦合也會構(gòu)成問題。 　　蜂窩電話，由其性質(zhì)所決定，是被人拿著使用的設(shè)備。在低