【正文】 PCB設(shè)計(jì)水平的高低，產(chǎn)品的差異性主要就是體現(xiàn)在PCB的設(shè)計(jì)上了?！　CB設(shè)計(jì)是一門綜合性的學(xué)科，是質(zhì)量、成本、時(shí)間等多方面相互協(xié)調(diào)的產(chǎn)物。在PCB設(shè)計(jì)中沒有最好，只有更好?？傊?，高速PCB的設(shè)計(jì)是今天系統(tǒng)設(shè)計(jì)領(lǐng)域面臨的嚴(yán)肅挑戰(zhàn)，無論是設(shè)計(jì)方法、設(shè)計(jì)工具、還是設(shè)計(jì)隊(duì)伍的構(gòu)成以及工程師的設(shè)計(jì)思路，都需要積極認(rèn)真地去應(yīng)對(duì)。PCB電路設(shè)計(jì)傳輸線效應(yīng) PCB板上的走線可等效為串聯(lián)和并聯(lián)的電容、電阻和電感結(jié)構(gòu)。 ohms/foot，因?yàn)榻^緣層的緣故，并聯(lián)電阻阻值通常很高。將寄生電阻、電容和電感加到實(shí)際的PCB連線中之后，連線上的最終阻抗稱為特征阻抗Zo。線徑越寬，距電源/地越近，或隔離層的介電常數(shù)越高，特征阻抗就越小。如果傳輸線和接收端的阻抗不匹配，那么輸出的電流信號(hào)和信號(hào)最終的穩(wěn)定狀態(tài)將不同，這就引起信號(hào)在接收端產(chǎn)生反射，這個(gè)反射信號(hào)將傳回信號(hào)發(fā)射端并再次反射回來。隨著能量的減弱反射信號(hào)的幅度將減小，直到信號(hào)的電壓和電流達(dá)到穩(wěn)定。這種效應(yīng)被稱為振蕩，信號(hào)的振蕩在信號(hào)的上升沿和下降沿經(jīng)?？梢钥吹?。基于上述定義的傳輸線模型，歸納起來，傳輸線會(huì)對(duì)整個(gè)PCB電路設(shè)計(jì)帶來以下效應(yīng): 反射信號(hào)Reflected signals 延時(shí)和時(shí)序錯(cuò)誤Delay amp。 Timing errors 多次跨越邏輯電平門限錯(cuò)誤False Switching 過沖與下沖Overshoot/Undershoot 串?dāng)_Induced Noise (or crosstalk) 電磁輻射EMI radiation1. 反射信號(hào)　　如果一根走線沒有被正確終結(jié)(終端匹配)，那么來自于驅(qū)動(dòng)端的信號(hào)脈沖在接收端被反射，從而引發(fā)不預(yù)期效應(yīng)，使信號(hào)輪廓失真。當(dāng)失真變形非常顯著時(shí)可導(dǎo)致多種錯(cuò)誤，引起PCB設(shè)計(jì)失敗。同時(shí)，失真變形的信號(hào)對(duì)噪聲的敏感性增加了，也會(huì)引起PCB設(shè)計(jì)失敗。如果上述情況沒有被足夠考慮，EMI將顯著增加，這就不單單影響自身PCB設(shè)計(jì)結(jié)果，還會(huì)造成整個(gè)系統(tǒng)的失敗。 反射信號(hào)產(chǎn)生的主要原因：過長(zhǎng)的走線；未被匹配終結(jié)的傳輸線，過量電容或電感以及阻抗失配。 2. 延時(shí)和時(shí)序錯(cuò)誤　　信號(hào)延時(shí)和時(shí)序錯(cuò)誤表現(xiàn)為：信號(hào)在邏輯電平的高與低門限之間變化時(shí)保持一段時(shí)間信號(hào)不跳變。過多的信號(hào)延時(shí)可能導(dǎo)致時(shí)序錯(cuò)誤和器件功能的混亂?！　⊥ǔＴ谟卸鄠€(gè)接收端時(shí)會(huì)出現(xiàn)問題。PCB電路設(shè)計(jì)師必須確定最壞情況下的時(shí)間延時(shí)以確保PCB設(shè)計(jì)的正確性。信號(hào)延時(shí)產(chǎn)生的原因：驅(qū)動(dòng)過載，走線過長(zhǎng)。 3. 多次跨越邏輯電平門限錯(cuò)誤 信號(hào)在跳變的過程中可能多次跨越邏輯電平門限從而導(dǎo)致這一類型的錯(cuò)誤。多次跨越邏輯電平門限錯(cuò)誤是信號(hào)振蕩的一種特殊的形式，即信號(hào)的振蕩發(fā)生在邏輯電平門限附近，多次跨越邏輯電平門限會(huì)導(dǎo)致邏輯功能紊亂。反射信號(hào)產(chǎn)生的原因：過長(zhǎng)的走線，未被終結(jié)的傳輸線，過量電容或電感以及阻抗失配。 4. 過沖與下沖 過沖與下沖來源于走線過長(zhǎng)或者信號(hào)變化太快兩方面的原因。雖然大多數(shù)元件接收端有輸入保護(hù)二極管保護(hù)，但有時(shí)這些過沖電平會(huì)遠(yuǎn)遠(yuǎn)超過元件電源電壓范圍，損壞元器件。 5. 串?dāng)_　　串?dāng)_表現(xiàn)為在一根信號(hào)線上有信號(hào)通過時(shí)，在PCB板上與之相鄰的信號(hào)線上就會(huì)感應(yīng)出相關(guān)的信號(hào)，我們稱之為串?dāng)_?！　⌒盘?hào)線距離地線越近，線間距越大，產(chǎn)生的串?dāng)_信號(hào)越小。異步信號(hào)和時(shí)鐘信號(hào)更容易產(chǎn)生串?dāng)_。因此解串?dāng)_的方法是移開發(fā)生串?dāng)_的信號(hào)或屏蔽被嚴(yán)重干擾的信號(hào)。6. 電磁輻射　　EMI(ElectroMagnetic Interference)即電磁干擾，產(chǎn)生的問題包含過量的電磁輻射及對(duì)電磁輻射的敏感性兩方面。EMI表現(xiàn)為當(dāng)數(shù)字系統(tǒng)加電運(yùn)行時(shí)，會(huì)對(duì)周圍環(huán)境輻射電磁波，從而干擾周圍環(huán)境中電子設(shè)備的正常工作。它產(chǎn)生的主要原因是電路工作頻率太高以及布局布線不合理。 目前已有進(jìn)行 EMI仿真的軟件工具，但EMI仿真器都很昂貴，仿真參數(shù)和邊界條件設(shè)置又很困難，這將直接影響仿真結(jié)果的準(zhǔn)確性和實(shí)用性。最通常的做法是將控制EMI的各項(xiàng)PCB設(shè)計(jì)規(guī)則應(yīng)用在PCB設(shè)計(jì)的每一環(huán)節(jié)，實(shí)現(xiàn)在PCB設(shè)計(jì)各環(huán)節(jié)上的規(guī)則驅(qū)動(dòng)和控制。印制電板路設(shè)計(jì)中的工藝缺陷 為了幫助廣大印制電路板設(shè)計(jì)者更好的了解印制電路板設(shè)計(jì)中的工藝缺陷，現(xiàn)將印制電路板設(shè)計(jì)中常見的工藝缺陷羅列如下，希望對(duì)大家在進(jìn)行印制電路板設(shè)計(jì)時(shí)能夠有所幫助?！　∫弧⒑副P的重疊 　　焊盤（除表面貼焊盤外）的重疊，意味孔的重疊，在鉆孔工序會(huì)因?yàn)樵谝惶幎啻毋@孔導(dǎo)致斷鉆頭，導(dǎo)致孔的損傷。 　　多層板中兩個(gè)孔重疊，如一個(gè)孔位為隔離盤，另一孔位為連接盤（花焊盤），這樣繪出底片后表現(xiàn)為隔離盤，造成的報(bào)廢?！　《?、圖形層的濫用　　在一些圖形層上做了一些無用的連線，本來是四層板卻設(shè)計(jì)了五層以上的線路，使造成誤解。 　　設(shè)計(jì)時(shí)圖省事，以Protel軟件為例對(duì)各層都有的線用Board層去畫，又用Board層去劃標(biāo)注線，這樣在進(jìn)行光繪數(shù)據(jù)時(shí)，因?yàn)槲催xBoard層，漏掉連線而斷路，或者會(huì)因?yàn)檫x擇Board層的標(biāo)注線而短路，因此在進(jìn)行印制電路板設(shè)計(jì)時(shí)保持圖形層的完整和清晰。 　　違反常規(guī)性設(shè)計(jì)，如元件面設(shè)計(jì)在Bottom層，焊接面設(shè)計(jì)在Top，造成不便。 　　三、字符的亂放　　字符蓋焊盤SMD焊片，給印制電路板的通斷測(cè)試及元件的焊接帶來不便。 　　字符設(shè)計(jì)的太小，造成絲網(wǎng)印刷的困難，太大會(huì)使字符相互重疊，難以分辨。 　　四、單面焊盤孔徑的設(shè)置 　　單面焊盤一般不鉆孔，若鉆孔需標(biāo)注，其孔徑應(yīng)設(shè)計(jì)為零。如果設(shè)計(jì)了數(shù)值，這樣在產(chǎn)生鉆孔數(shù)據(jù)時(shí)，此位置就出現(xiàn)了孔的座標(biāo)，而出現(xiàn)問題。 　　單面焊盤如鉆孔應(yīng)特殊標(biāo)注。 　　五、用填充塊畫焊盤 　　用填充塊畫焊盤在設(shè)計(jì)線路時(shí)能夠通過DRC檢查，但對(duì)于加工是不行的，因此類焊盤不能直接生成阻焊數(shù)據(jù)，在上阻焊劑時(shí)，該填充塊區(qū)域?qū)⒈蛔韬竸└采w，導(dǎo)致器件焊裝困難。 　　六、電源地層又是花焊盤又是連線 　　因?yàn)樵O(shè)計(jì)成花焊盤方式的電源，地層與實(shí)際印制板上的圖像是相反的，所有的連線都是隔離線，這一點(diǎn)印制電路板設(shè)計(jì)者應(yīng)非常清楚。 這里順便說一下，畫幾組電源或幾種地的隔離線時(shí)應(yīng)小心，不能留下缺口，使兩組電源短路，也不能造成該連接的區(qū)域封鎖（使一組電源被分開）。 　　七、加工層次定義不明確 　　單面板設(shè)計(jì)在TOP層，如不加說明正反做，也許制出來的板子裝上器件而不好焊接。 　　例如一個(gè)四層板設(shè)計(jì)時(shí)采用TOP midmid2 bottom四層，但加工時(shí)不是按這樣的順序放置，這就要求說明。 　　　八、設(shè)計(jì)中的填充塊太多或填充塊用極細(xì)的線填充 　　產(chǎn)生光繪數(shù)據(jù)有丟失的現(xiàn)象，光繪數(shù)據(jù)不完全。 　　因填充塊在光繪數(shù)據(jù)處理時(shí)是用線一條一條去畫的，因此產(chǎn)生的光繪數(shù)據(jù)量相當(dāng)大，增加了數(shù)據(jù)處理的難度。 　　九、表面貼裝器件焊盤太短 　　這是對(duì)通斷測(cè)試而言的，對(duì)于太密的表面貼裝器件，其兩腳之間的間距相當(dāng)小，焊盤也相當(dāng)細(xì)，安裝測(cè)試針，必須上下（左右）交錯(cuò)位置，如焊盤設(shè)計(jì)的太短，雖然不影響器件安裝，但會(huì)使測(cè)試針錯(cuò)不開位。 　　十、大面積網(wǎng)格的間距太小組成大面積網(wǎng)格線同線之間的邊緣太小（），在印制電路板制造過程中，圖轉(zhuǎn)工序在顯完影之后容易產(chǎn)生很多碎膜附著在PCB板子上，造成斷線。 　　十一、大面積銅箔距外框的距離太近 　　，因在銑外形時(shí)如銑到銅箔上容易造成銅箔起翹及由其引起的阻焊劑脫落問題。 　　十二、外形邊框設(shè)計(jì)的不明確 　　有的客戶在Keep layer、Board layer、Top over layer等都設(shè)計(jì)了外形線且這些外形線不重合，造成pcb生產(chǎn)廠家很難判斷以哪條外形線為準(zhǔn)。 　　十三、圖形設(shè)計(jì)不均勻在進(jìn)行圖形電鍍時(shí)造成鍍層不均勻，影響質(zhì)量。 　　十四、異型孔太短異形孔的長(zhǎng)/寬應(yīng)≥2：1，寬度應(yīng)，否則，鉆床在加工異型孔時(shí)極易斷鉆，造成加工困難，增加成本。PCB電路設(shè)計(jì)Protel設(shè)計(jì)流程 　　對(duì)PCB設(shè)計(jì)人員來講，遵從良好的設(shè)計(jì)習(xí)慣和設(shè)計(jì)流程去進(jìn)行PCB設(shè)計(jì)往往能夠事半功倍。每次設(shè)計(jì)一塊pcb時(shí)都應(yīng)該按如下的順序進(jìn)行，這樣可以節(jié)省時(shí)間，獲得最好效果。 　　，PCB等文件的名字（用英文，數(shù)字），加上擴(kuò)展名。 　　 先設(shè)計(jì)好刪格大小，圖紙大小，選擇公制，加好庫元件。按電路功能模塊畫好圖，元件，和線的畫法應(yīng)讓人很容易看清楚原理。盡量均勻，美觀，元件里面不要走線，注意不要在管腳中間走線，因?yàn)檫@樣是沒電器連接關(guān)系的。最好不要讓兩個(gè)元件管腳直接相連，畫完后可以自動(dòng)編號(hào)（特殊要求例外），然后加上對(duì)應(yīng)標(biāo)稱值，最好把標(biāo)稱值改為紅色，粗體，這樣可以和標(biāo)號(hào)區(qū)分開。最好把標(biāo)號(hào)和標(biāo)稱值放在合適位置，一般左邊為標(biāo)號(hào)，右邊為標(biāo)稱值，或上面為標(biāo)號(hào)，下面為標(biāo)稱值。過程中習(xí)慣性保存！首先保證原理圖是完全正確的，進(jìn)行ERC檢查無錯(cuò)，然后打印核對(duì)。其次最好能搞清楚電路原理，對(duì)高低壓；大小電流；模擬，數(shù)字；大小信號(hào)；大小功率分塊，以便在后面布局時(shí)方便。 　　 對(duì)于標(biāo)準(zhǔn)庫和自己的常用庫里面沒有的元件封裝進(jìn)行制作，要注意畫俯視圖，注意尺寸，焊盤大小，位置，號(hào)，內(nèi)孔大小，方向，（印法好量尺寸）。名字用英文，容易看為好，最好有標(biāo)明對(duì)應(yīng)的尺寸，以便下次用時(shí)查找（可以使用名字和對(duì)應(yīng)尺寸對(duì)應(yīng)的表格形式保存）。對(duì)于常用的二極管，三極管應(yīng)該注意標(biāo)號(hào)的表示方法，最好在自己庫里面有常用系列的二極管，三極管封裝，如90119018，1815，D880等。對(duì)發(fā)光二極管LED，，等常用而標(biāo)準(zhǔn)庫沒有的元件封裝應(yīng)該都在自己庫里面有。應(yīng)該很熟悉常用元件（電阻，電容，二極管，三極管）的封狀形式。 　　 在原理圖里面加好封裝，保存，ERC檢查，生成元件清單檢查。生成網(wǎng)絡(luò)表。 　　 選擇好公制，捕獲和可見刪格大小，按要求設(shè)計(jì)好外框（向?qū)Щ蜃约寒嫞?，然后放好固定孔的位置，大?。ǎ?，邊緣的先改好焊盤，孔大小，位置固定。 添加好需要用到的庫。 　　 調(diào)用網(wǎng)絡(luò)表，調(diào)入元件，修改部分焊盤大小，設(shè)置好布線規(guī)則，可以改變標(biāo)號(hào)的大小，粗細(xì)，隱藏標(biāo)稱值。然后先把需要特殊位置的元件放好并瑣定。然后根據(jù)功能模塊布局，（可以用SCH里面選擇過度到PCB里面選擇的方式），一般不用X，Y進(jìn)行元件的翻轉(zhuǎn)，而是用空格旋轉(zhuǎn)，或L鍵，（因?yàn)橛行┰遣荒芊D(zhuǎn)的，如集成塊，繼電器等）。對(duì)于一個(gè)功能模塊先放中心元件，或大元件，然后放旁邊的小元件，（比如集成塊先放，然后放直接和集成塊兩管腳直接相連的元件，再放和集成塊一個(gè)管腳相連的元件，而且類似的元件盡量放在一起，比較美觀也要考慮后面連線的方便性）。當(dāng)然一些特殊關(guān)系的元件先放，比如一些濾波電容和晶振等需要靠近某些元件的先放好。還有會(huì)干擾的元件先整體考慮要離遠(yuǎn)點(diǎn)。要注意留出散熱片，接插件，固定架的位置。一些不能布線的地方可以用FILL。還要考慮散熱，熱敏元件?！　‰娮?，二極管的放置方式：分為平放與豎放兩種： 　?。?）平放：當(dāng)電路元件數(shù)量不多，而且電路板尺寸較大的情況下，一般是采用平放較好；對(duì)于1/4W以下的電阻平放時(shí),兩個(gè)焊盤間的距離一般取4/10英寸，1/2W的電阻平放時(shí),兩焊盤的間距一般取5/10英寸；二極管平放時(shí)，1N400X系列整流管,一般取3/10英 寸。1N540X系列整流管,一般取4～5/10英寸。 　?。?）豎放：當(dāng)電路元件數(shù)較多，而且電路板尺寸不大的情況下，一般是采用豎放 ，豎放時(shí)兩個(gè)焊盤的間距一般取1～2/10英寸。 　　 先設(shè)置好規(guī)則里面的內(nèi)容，VCC，GND 大功率等大電流的線可以設(shè)置的寬點(diǎn)（），一般1mm可以通過1A的電流。對(duì)于大電壓的線間距可以設(shè)置大點(diǎn)，一般1mm為1000V。設(shè)置好了，先布VCC，GND 等一些比較重要的線。注意各個(gè)模塊的區(qū)分。對(duì)單面板最好可以加一些條線。加過孔，不一定橫平豎直，集成塊的焊盤間一般不走線，大電流的寬線可以在solder層畫上線，以便后面上錫；走線用45度角。 　　 修改一些線的寬度，轉(zhuǎn)角，補(bǔ)淚地或包焊盤（單面板必須做），鋪銅，處理地線。 　　 先進(jìn)行DRC，EMC 等檢查，然后可以打印檢查，網(wǎng)絡(luò)表對(duì)比。元件清單檢查。 　　（一般在絲網(wǎng)成）。 　　（電壓，電流等） 　?。?0MHz）一般是多點(diǎn)接地。10MHz是采用單點(diǎn)接地。其間為混合接地。 　　，不是所有器件都要按標(biāo)準(zhǔn)封裝，可以是跨接或立的焊接。 　　，應(yīng)先確定元器件在板上的位置，然后布地線，電源線。在安排高速信號(hào)線，最好考慮低速信號(hào)線。元?dú)饧奈恢?按電源電壓，數(shù)字模擬，速度快慢，電流大小等分組。安全的條件下，電源線應(yīng)盡量靠近地。減小差摸輻射的環(huán)面積，也有助于減小電路的交擾。 　　當(dāng)需要在電路板上布置快速，中速，低速邏輯電路時(shí)，高速的應(yīng)放在靠近邊緣連接器范圍內(nèi)，而低速邏輯和存儲(chǔ)器，應(yīng)放在遠(yuǎn)離連接器范圍內(nèi)。這樣對(duì)共阻抗偶合，輻射和交擾的減小都是有利的。接地最重要的了。差不多的時(shí)候要有備份一下，或有些步驟容易死機(jī)，破壞文件的時(shí)候要備份。以上就是PCB電路設(shè)計(jì)的Protel設(shè)計(jì)流程，希望對(duì)廣大PCB設(shè)計(jì)人員有所幫助！混合訊號(hào)系統(tǒng)PCB設(shè)計(jì)中的常見陷阱 本文講述的是現(xiàn)時(shí)混合訊號(hào)系統(tǒng)PCB設(shè)計(jì)中的常見陷阱，并提供一些指引以清除或移開它們。不過，在探討特定問題和作出提議之前，先詳細(xì)看看系統(tǒng)PCB設(shè)計(jì)的兩種潮流—小型化和高速化—如何影響這些問題，會(huì)有很大的幫助。 　　“小型化”的趨勢(shì) 　　拿1999年的蜂窩電話與五年前的產(chǎn)品作個(gè)比較，芯片數(shù)目少得很多，重量和體積大幅減少，電池壽命大幅延長(zhǎng)。在這個(gè)進(jìn)程中，主要因素是混合訊號(hào)IC解決方案中有很大進(jìn)展。不過，隨著芯片幾何尺寸的縮減，電路板上布線的間距趨近，物理學(xué)的規(guī)律開始呈現(xiàn)出來。　　并行的走線愈來愈接近產(chǎn)生了愈來愈大寄生電容耦合，而這簡(jiǎn)直是和距離平方成反比關(guān)系的結(jié)果，以前只有少數(shù)幾根走線的空間，現(xiàn)在納入了許多走線，結(jié)果，甚至是不相鄰的走線之間的電容性耦合也會(huì)構(gòu)成問題。 　　蜂窩電話，由其性質(zhì)所決定，是被人拿著使用的設(shè)備。在低