【正文】 腳，8 腳）：天線驅動部分的單獨電源。AVDD，AVSS（26 腳，28 腳）：模擬部分的單獨電源。 DVDD，DVSS（25 腳，12 腳）：數(shù)字部分的單獨電源。（2）天線引腳 TX1，TX2 （5 腳，7 腳）：發(fā)送器引腳。 MFRC500 通過 TX1 和TX2 發(fā)送 的能量載波。 RX（29 腳）：模擬天線輸入信號。VMID（30 腳）：天線部分的內部參考電壓。 （3）復位引腳 RSTPD（31 腳）：禁止內部電流源和時鐘，并使 MFRC500 從微控制器總線接口脫開。當出現(xiàn)一個從高到低的電平跳變時 RC500 復位，即當該引腳為高時，RC500 停止工作；為低電平，RC500 才能正常工作。如果 RSTPD 置位，則 MFRC500 執(zhí)行上電時序。 （輔助管腳 可選擇內部信號驅動該管腳 AUX，作為設計和測試之用。 ）（4）晶振引腳 OSCIN，OSCOUT（1 腳，32 腳）：晶振的輸入、輸出引腳。電源振蕩器緩沖輸出 晶振通過快速片內緩沖區(qū)連接到 OSCIN 和 OSCOUT，如果器件采用外部時鐘，可從 OSCIN 輸入。（5）串行接口 MFIN，MFOUT（3 腳，4 腳）：MIFARE 接口輸入、輸出引腳。（6）并行接口 MFRC500 有 16 個引腳用于控制并行接口：AD0～AD7（13 腳至 20 腳）：8 位雙向數(shù)據(jù)總線（也可復用為地址線） 。A0～A2（22 腳至 24 腳）：地址線輸入。NCS（9 腳）：片選信號，選擇 RC500 的并行微控制器接口。輸入高電平有效。NWR（ 10 腳）：寫信號線，輸入低電平有效。NRD（11 腳）：讀信號線，輸入，低電平有效。ALE（21 腳）：地址鎖存允許引腳，輸入，高電平有效。IRQ（2 腳）：中斷請求引腳，當有中斷事件發(fā)生時產(chǎn)生中斷信號。輸出高電平有效。蘭州工業(yè)高等?？茖W校畢業(yè)論文 3. MFRC500 芯片 14 芯片主要特性及應用該芯片的主要特性有：（1）高集成度模擬電路用于射頻卡應答信號的解調和解碼；（2）緩沖輸出驅動器使用最少數(shù)目的外部元件連接到天線；（3）支持 ISO／IEC 14443A 國際標準；（4）支持 MIFARE 雙界面卡和 MIFARE 典型協(xié)議；（5）支持波特率高達 424 kHz 的通信速率；（6）靈活的中斷處理及可編程定時器；（7）近距離操作可達 100mm；（8）帶低功耗的硬件復位和軟件實現(xiàn)掉電模式；（9）并行微處理器接口帶有內部地址鎖存和 IRQ 線；（10）自動檢測微處理器并行接口的類型；（11）64 Byte 發(fā)送和接收 FIFO 緩沖區(qū)；（12）面向位和字節(jié)的幀；（13）唯一的序列號，可靠的內部非易失性加密存儲器；（14）連接到 晶振上的內部振蕩緩沖器具有優(yōu)化的低相位去抖動；（15）在近距離應用中，發(fā)送器采用電壓 ～5V；MFRC500 適用于各種基于 ISO／IEC 14443A 標準，主要應用于要求低成本、小尺寸、高性能以及單電源的非接觸式通信的應用場合：計量、公共交通終端、手持終端、板上單元、非接觸式 PC 終端、非接觸式公用電話等。蘭州工業(yè)高等?？茖W校畢業(yè)論文 4. 讀寫器硬件設計與制作 15 4．讀寫器硬件設計與制作 讀寫器總體構思讀寫器的硬件從功能上來劃分大致可分為幾個模塊，包括 MCU 主控制模塊、天線、射頻接口模塊、儲存模塊、時鐘模塊、顯示模塊、聲光報警模塊等，其結構框圖如圖 41所示。讀卡器用 STC89C52RC 作為單片機主控制器。單片機控制 MFRC500 驅動天線對MIFARE 卡進行讀寫操作，SED1520 作顯示驅動器驅動 LCD 液晶顯示器，PS／2 總線作為通用編碼鍵盤接口， LCD 顯示器與聲光報警作為人機交互接接口，MAX232 作串口信號轉換把數(shù)據(jù)傳給上位機。射頻芯片 M F R C 5 0 0聲光報警電路存儲器 F M 2 4 C 1 6時鐘控制 D S 2 3 0 2鍵盤接口電路看門狗復位電路L C D 顯示驅動電路 R S 2 3 2 接口電路STC89C52 單片機圖 41 硬件系統(tǒng)組成 MCU主控模塊圖 42 主控電路蘭州工業(yè)高等?？茖W校畢業(yè)論文 4. 讀寫器硬件設計與制作 16 MCU 主控電路是射頻卡讀寫器的核心部分，主要負責系統(tǒng)上電后對各個模塊的初始化、控制通信模塊完成與上位機進行串行數(shù)據(jù)通信、控制顯示模塊顯示數(shù)據(jù)、聲光報警、控制射頻模塊通過天線完成對射頻卡的各種操作等，保證系統(tǒng)能夠有序、穩(wěn)定的工作，其主控電路如圖 42 所示。在單片機選型的過程中主要考慮了單片機的計算速度、處理能力、穩(wěn)定性、定時器和中斷資源、片內集成的 ROM 大小等因數(shù)。從眾多的八位微處理器中選擇了意法半導體公司（STMicroelectronics ）的 STC89C52RC 單片機作為系統(tǒng)的 MCU，它是 單片機的擴展型號，其指令與 系列單片機完全兼容，是目前所有內部集成 Flash 存儲器產(chǎn)品中功耗最低的一種。STC89C52RC 內置 15K 的 Flash 存儲器和 512 字節(jié) RAM，具有 3 個 16 位計數(shù)器和一個標準的串行通信口，支持 ISP 程序下載，方便程序的調試，此外它還具有良好的溫度特性、穩(wěn)定性和性價比。 射頻接口模塊射頻接口模塊主要包括 RF 接口電路，在第二章簡單的介紹了 RF 接口電路在 RF 射頻接口電路中，其結構框圖如圖 43 所示。射 頻 接 口 電 路 部 分功 率放 大上 變 頻 和 帶 通濾 波A S K 反 向調 制接 收 電 路發(fā) 送 部 分靜 電保 護時 鐘產(chǎn) 生電 源 產(chǎn)生 電 路穩(wěn) 壓電 路包 絡 產(chǎn) 生 檢 波 電 路復 位 電 路控 制 部 分E E P R O M微處理器編解碼電路公 共 電 路 部 分圖 43 RF 接口電路框主要包括有波形轉換模塊，它可將讀寫器發(fā)出的 的無線載波調制頻率接收，一方面送調制解調模塊，另一方面進行波形轉換，將正弦波轉換為方波，然后對其整流濾波，由電壓調節(jié)模塊對電壓進行進一步的處理，最終輸出供給卡片上的各電路使用。在第三章介紹了 MFRC500 芯片相關資料，根據(jù)其寄存器的設定對發(fā)送數(shù)據(jù)進行調制得到發(fā)送的信號，通過由天線驅動引腳 TX1 和 TX2 驅動的天線以 的電磁波形式發(fā)送出去，在其射頻范圍內的非接觸卡采用 RF 場的負載調制進行響應。天線接收到卡蘭州工業(yè)高等專科學校畢業(yè)論文 4. 讀寫器硬件設計與制作 17 片的響應信號經(jīng)過天線匹配電路送到 MFRC500 的接收引腳 RX，芯片內部的接收器對接收信號進行解調、譯碼，并根據(jù)寄存器的設定進行處理，最后將數(shù)據(jù)發(fā)送到并行接口由微控制器讀取。根據(jù) MFRC500 的典型應用電路和系統(tǒng)本身的特點設計了射頻接口部分的電路，如圖44 所示。圖 44 RF 接口電路 天線設計部分為了獲得穩(wěn)定、可靠的射頻信號，天線部分的電路設計非常關鍵。設計讀寫模塊的天線電路時，主要分四個部分：EMC 低通濾波器、接收電路、天線匹配電路和天線。由于加入了保護層，使 IC 與卡片上的天線組成的振蕩回路的頻率將發(fā)生變化，所以保護層給 IC 微晶片增加了一個輸入只有幾個 pF 至幾十個 pF 回路電容，對于要求頻率精度、穩(wěn)定度等都很高的非接觸式 IC 射頻卡來說也至關重要。這一部分參考了 Philips 公司所提供文檔中的推薦電路圖，如圖 45 所示。 高頻濾波電路為了防止信號線上的干擾，使用了 EMC 高頻濾波電路。MFRC500 的天線引腳圖 45 天線電路 R1 C5 R2 C6 L1（ 電 感 ） L2（ 電 感 ） C7 8 RX TX1 TX2 GND C9 10 VMID RX TX1 TX2 天 線 線 圈 C1 C3 C2 C4 R0 （ ） EMC濾 波 電 路 （ 2） 天 線 匹 配 電 路 0 GND蘭州工業(yè)高等?？茖W校畢業(yè)論文 4. 讀寫器硬件設計與制作 18 TX TX RX 以及參考電壓 VMID 先經(jīng)過 EMC 濾波電路，然后再與天線匹配電路連接。如圖 45 所示的 EMC 濾波電路圖，LLCCCC10 組成了 MFRC500 射頻發(fā)送信號的濾波電路；RRCC6 組成了接收信號的濾波電路，為了達到良好的電磁兼容，在制作印刷電路板（PCB）時，這部分的電路必須緊靠 MFRC500 的天線引腳RX、TXTX2。 天線及匹配電路為了給射頻卡提供足夠的能量，天線與卡片間必須實現(xiàn)近耦合，耦合系數(shù)最少為（耦合系數(shù)為 0 時，即由于距離太遠或磁屏蔽導致完全去耦；耦合系數(shù)為 1 即全耦合） ，因此天線線圈采用直徑為 1mm 的導線，設計為三圈的 65mm54mm 方形天線，此時天線線圈產(chǎn)生的電感，有下列公式計算：L＝2I ln（1/D）N （）其中：L 為天線電感； I 為環(huán)形導體的長度（即一圈的周長） ，單位為 cm； D 為導體的寬度，即導線直徑，單位為 mm ；N 為線圈的圈數(shù)。由公式（）可計算出天線線圈的電感值約為 1μH。為了使天線線圈接收的來自芯片天線引腳的射頻信號盡可能減少損失與輻射，采用了如圖 45 所示的天線匹配電路對其進行阻抗轉換。 接收電路MFRC500 的內部接收部分使用卡響應的負載波調制所產(chǎn)生的兩個邊頻帶，內部產(chǎn)生的 Vmid 電勢作為 RX 管腳的輸入電勢，為了減少干擾，需要在 Vmid 管腳連接一個電容到地。由于每塊不同的天線電路板實際的天線線圈電感值總是會稍有差異，因此在天線匹配電路上使用了一個可調電容 C0，通過調整可調電容將每塊天線板的讀寫距離調整到最佳。 電源與存儲模塊電源與存儲模塊主要包括電源電路存儲電路。 電源電路考慮到該電流源輸出電壓在 10V 以內，最大輸出電流不大于 2022mA，由公式 P=UI可以粗略估算電流源的功耗為 20W。單片機控制系統(tǒng)以及外圍芯片供電采用 78 系列三端穩(wěn)壓器件，通過全波整流，然后進行濾波穩(wěn)壓完成讀寫器的通信，其電路圖如 46 所示。L1 是一個 100uH 的電感，交流阻抗大，以防止總線上的高頻干擾竄入結點電路。二極管 VD1 的作用有兩個：一是降低集成穩(wěn)壓電路 7805 的輸入電壓；二是防止總線斷電時，電容 C1 上所儲存的電荷向總線釋放；電容 CC2 是濾波電容； CC4 是去耦電容；7805 是+5V 的集成穩(wěn)壓電路。 存儲電路根據(jù)系統(tǒng)應用需求的特點，存儲器件必須具有掉電后數(shù)據(jù)不丟失的特性。存儲模塊蘭州工業(yè)高等專科學校畢業(yè)論文 4. 讀寫器硬件設計與制作 19 用來存儲系統(tǒng)用戶卡的 16 個扇區(qū) 32 套密碼，以便在驗證密碼時，單片機從存儲模塊中讀取特定扇區(qū)的密碼，通過射頻模塊校驗特定扇區(qū)的密碼，用 RAMTRON INTERNATIONAL公司生產(chǎn)的一種鐵電存儲器(FRAM)FM24C16 作為存儲介質。圖 46 電源電路鐵電存儲器的核心技術是鐵電晶體材料，當在鐵電晶體材料上加入電場，晶體中的中心原子會沿著電場方向運動達到穩(wěn)定狀態(tài)。晶體中的每個自由浮動的中心原子只有 2個穩(wěn)定狀態(tài)，一個記為邏輯中的 0，另一個記為 1。中心原子能在常溫、沒有電場的情況下，停留在此狀態(tài)達 100 年以上。鐵電存儲器不需要定時刷新，能在斷電情況下保存數(shù)據(jù)。由于整個物理過程中沒有任何原子碰撞，鐵電存儲器有高速讀寫、超低功耗和無限次寫入等特性。鐵電存儲器和 EEPROM 比較起來， FRAM 可以以總線速度寫入數(shù)據(jù)，而且在寫入后不需要任何延時等待，而 EEPROM 在寫入后一般要 5～10ms 的等待數(shù)據(jù)寫入時間，有近乎無限次寫入壽命。一般 EEPROM 的壽命在十萬到～百萬次寫入，而新一代鐵電存儲器已經(jīng)達到一億次的寫入壽命且不易丟失。已經(jīng)被廣泛應用于儀器儀表、航空航天、工業(yè)控制系統(tǒng)網(wǎng)絡設備、自動取款機等，其硬件電路如圖 47 所示。FM24C16 的存儲容量為 20488bit，共分 8 頁，每頁 256B，工作電壓為+5V。系統(tǒng)中采用單片機的兩個 I/O 口模擬 I2C 總線的時鐘線和數(shù)據(jù)線同 FM24C16 通信，完成數(shù)據(jù)的讀寫操作。FM24C16 芯片主要引腳：圖 47 存儲電路蘭州工業(yè)高等?？茖W校畢業(yè)論文 4. 讀寫器硬件設計與制作 20 SDA I/O 串行數(shù)據(jù)／地址：在兩線協(xié)議中，這是一個雙向數(shù)據(jù)線，用來送串行數(shù)據(jù)和地址為開漏輸出，需要加上拉電阻。SCL 輸入串行時鐘：兩線接口串行時鐘輸入，數(shù)據(jù)在 SCL 的下降沿輸出，數(shù)據(jù)在 SCL 的上沿輸出，需要加上拉電阻。WP 輸入寫保護：當 WP 為高電平時，物理地址 A2=1 時