【正文】 足保持時(shí)間約束。這個(gè)過程被稱為時(shí)序分析。 。（1）寫出激勵(lì)函數(shù)及輸出函數(shù)（2）列出流程表（3）畫出時(shí)間圖 電平異步時(shí)序電路。 異步時(shí)序電路（1）寫出激勵(lì)函數(shù)及輸出函數(shù)（2）列出流程表（3）畫出時(shí)間圖。 脈沖異步時(shí)序電路求：（1）激勵(lì)函數(shù)和輸出函數(shù)（2）激勵(lì)矩陣和輸出矩陣（3）求YZ矩陣（4）畫狀態(tài)圖（5）文字說明課后習(xí)題答案：（1）A=B=1或A=0，C=1（2）A=1，B=0，或A=0，B=1（3）A=1（4）A=0，B=1或C=0或D=0（5）A=0，B=0或B=0，C=1：（1） （2） （3） （4） ：（1） （2） ： ：（1） ，均為必要質(zhì)蘊(yùn)涵。（2） ， 除外，均為必要質(zhì)蘊(yùn)涵。：邏輯表達(dá)式為：（1） （2） （3） ：電路的邏輯表達(dá)式為： ： ，電路略： ，電路略。： ： ，電路略：構(gòu)成一個(gè)與非門或者一個(gè)或非門需要4個(gè)晶體管。一個(gè)非門需要用兩個(gè)晶體管。一個(gè)與非門可以由一個(gè)與非門和一個(gè)非門組成，所以，需要6個(gè)晶體管。一個(gè)SR鎖存器需要用2個(gè)或非門，或8個(gè)晶體管。一個(gè)D鎖存器由一個(gè)SR鎖存器、2個(gè)與門和一個(gè)非門組成，即22個(gè)晶體管。D觸發(fā)器由2個(gè)D鎖存器和一個(gè)非門組成。：。假設(shè)在相應(yīng)輸入值變化時(shí)，輸出Q上有一個(gè)小的延遲。箭頭表示導(dǎo)致輸出改變的原因。Q的起始值未知，可能是0或者1，用一對水平線表示。首先考慮S鎖存器。在第一個(gè)CLK的上升沿，D = 0，所以Q肯定變成0。當(dāng)CLK = 1，每一次D的改變都會導(dǎo)致Q的改變。當(dāng)CLK = 0，D改變，而Q不變。接著考慮D觸發(fā)器。在每一個(gè)CLK時(shí)鐘上升沿到來時(shí)，D被復(fù)制到Q。在其他時(shí)間，Q保持原來的狀態(tài)不變。 解：（a）是組合邏輯電路，不是時(shí)序邏輯電路，因?yàn)樗鼪]有一個(gè)寄存器。（b）是一個(gè)不帶反饋回路的簡單時(shí)序電路。（c）既不是組合電路也不是時(shí)序電路，因?yàn)樗幸粋€(gè)鎖存器，這個(gè)鎖存器既不是寄存器也不是組合邏輯電路。（d）（e）是同步時(shí)序邏輯電路；它們是有限狀態(tài)機(jī)的兩種形式，（f）既不是組合電路也不是時(shí)序電路，因?yàn)樗幸粋€(gè)從組合電路的輸出端電路反饋到同一邏輯電路輸入端的回路，但是在回路上沒有寄存器。（g）是同步時(shí)序邏輯電路的流水線形式。（h）嚴(yán)格的說不是一個(gè)同步時(shí)序電路，因?yàn)閮蓚€(gè)寄存器的時(shí)鐘信號不同，它們之間有兩個(gè)反相器的延遲。 解：（a）所示，當(dāng)信號變化時(shí)的波形圖。輸入A到D被寄存，所以它們只在CLK上升后立刻改變。關(guān)鍵路徑發(fā)生在B = 0，C = 0，D = 0，且A從0上升為1，觸發(fā)n1上升，X’上升，Y’下降，（b）所示。這條路徑含有2個(gè)門的延遲。對于關(guān)鍵路徑，我們假定對于每一個(gè)門都需要它全部的傳輸延遲。Y’必須在下一個(gè)時(shí)鐘上升沿到來之前建立。所以最小的周期是 最大的時(shí)鐘頻率是fc = 1/Tc = 4Ghz在最短路徑上，當(dāng)A = 0，C上升，導(dǎo)致X’上升，（c）所示。對于最短路徑，我們假定每個(gè)邏輯門僅在最小延遲之后反轉(zhuǎn)。這條路徑只包含一個(gè)門店延遲，所以它將在tccq + tcd = 30 + 25 = 55ps之后發(fā)生。但是這個(gè)觸發(fā)器需要60ps的保持時(shí)間，意味著X’必須在時(shí)鐘上升沿到來之后的60ps內(nèi)保持穩(wěn)定，X’觸發(fā)器才能可靠地對它的值進(jìn)行采樣。在這種情況下，在第一個(gè)時(shí)鐘上升沿的時(shí)候，X’= 0，所以我們希望觸發(fā)器捕獲X = 0。因?yàn)閄’不能保持穩(wěn)定的狀態(tài)足夠長的時(shí)間，所以X的實(shí)際值不可預(yù)測。這個(gè)電路違反了保持時(shí)間約束，在任何時(shí)鐘頻率下其他動作都可能不正確。 波形圖 答：（1）（b），其激勵(lì)函數(shù)和輸出函數(shù)為： （2）由于這里激勵(lì)函數(shù)就是Y矩陣，故由激勵(lì)函數(shù)和輸出函數(shù)可以直接列出YZ矩陣，即得二進(jìn)制流程表，如下圖所示。其中次態(tài)與現(xiàn)態(tài)相同的狀態(tài)為穩(wěn)態(tài)，加上圈。x1x2 y 00 01 11 100 ○0○0○011 0 ○1○1○1
（3）根據(jù)流程圖和給定的輸入x1和x2的波形，可畫出t0～t1時(shí)刻的現(xiàn)態(tài)y、次態(tài)Y和輸出Z的波形。圖中，次態(tài)Y是沒有延時(shí)的，而現(xiàn)態(tài)y延時(shí)了Δt。由圖可見，由于反饋環(huán)節(jié)延時(shí)Δt的存在，Y與y不一致時(shí)為不穩(wěn)定總態(tài)，Y與y相同時(shí)為穩(wěn)定總態(tài)。 t0～t1時(shí)刻的現(xiàn)態(tài)y、次態(tài)Y和輸出Z的波形圖 答：（1）該電路沒有單獨(dú)的輸出變量，Y1Y2可以作為電路的輸出。其激勵(lì)函數(shù)為： （2）分別畫出Y1和Y2的卡諾圖，再合并而得流程表，如下圖所示。流程表中每行現(xiàn)態(tài)與次態(tài)的總態(tài)為穩(wěn)態(tài)，畫上圈。x1x2y1y2 00 01 10 1100 11 10 10 1101 11 ○01○011111 ○1101 10 ○11
10 11 ○10○1011（3）根據(jù)輸入輸入x1和x2的波形，可畫出t0～t6時(shí)刻的時(shí)間圖和總態(tài)圖。 時(shí)間圖和總態(tài)圖 答：（1）激勵(lì)函數(shù)和輸出函數(shù) （2）激勵(lì)矩陣和輸出矩陣分別畫出CP2，D2，CP1，D1的卡諾圖，并且合并后畫在一個(gè)圖上，即得激勵(lì)矩陣。xy2y1 0 100 0 1 0 1 1 1 0 101 0 0 0 0 1 0 0 011 0 0 0 0 1 0 1 010 0 1 0 1 1 1 1 1（a）激勵(lì)矩陣CP2，D2，CP1，D1xy2y1 0 100 0 001 0 011 0 110 0 0（b）輸出矩陣Z 激勵(lì)和輸出矩陣（3）求YZ矩陣由現(xiàn)態(tài)y2和輸入激勵(lì)CP2，D2可確定觸發(fā)器的次態(tài)Y2；由現(xiàn)態(tài)y1和輸入激勵(lì)CP1，D1可確定觸發(fā)器的次態(tài)Y1。xy2y1 0 100 00，0 10，001 01，0 01，011 11，0 00，110 10，0 11，0 Y2Y1Z矩陣（4）畫狀態(tài)圖實(shí)際上，YZ矩陣就是二進(jìn)制狀態(tài)表，據(jù)此可畫出狀態(tài)圖。 狀態(tài)圖（5）文字說明從狀態(tài)圖可看出，這是一個(gè)模3計(jì)數(shù)器。當(dāng)x=1時(shí)，按001011的序列計(jì)數(shù)。當(dāng)x=0時(shí)，不計(jì)數(shù)。 課后習(xí)題：階碼5位（含1位階符），尾數(shù)11位（含1位數(shù)符），當(dāng)階碼基值分別取2和16時(shí)： （1）說明2和16在浮點(diǎn)數(shù)中如何表示。 （2）基值不同對浮點(diǎn)數(shù)什么有影響？ x=，y= 求x + y=？ = 0010， = 1100，求 =？ =1 010 1001， =0 011 0101， =1 100 1011，求 =？有無溢出？，令X=1000，Y=1001,求 。，令X=0111，Y=1011求 。 X=1011，Y=1001，求 。 X=，Y=，求 =？ 已知：X=，Y=，求 = (用加減交替法解) ？ 兩浮點(diǎn)數(shù)X=2+010,Y=2+100()，求X+Y?課后習(xí)題答案：（1）階碼基值不論取何值，在浮點(diǎn)數(shù)中均為隱含表示，即：2和16不出現(xiàn)在浮點(diǎn)格式中，僅為人為的約定。（2）當(dāng)基值不同時(shí)，對數(shù)的表示范圍和精度都有影響。即：在浮點(diǎn)格式不變的情況下，基越大，可表示的浮點(diǎn)數(shù)范圍越大，但浮點(diǎn)數(shù)精度越低。： ， 所以x + y=+ 解： = + = ——無溢出 解： = 1 0101001 + 1 1001011 = 0 1110100 —— 溢出 解： =[1000+1001]反=0111+0110=1101 解： =[10110111]補(bǔ)=[0100]補(bǔ)=1100 解： =[10111001]補(bǔ)=（0010）補(bǔ)=1110 解： ， ，所以 =（）反= 解：｜X｜=，｜Y｜=，[｜Y｜]=被除數(shù)（余數(shù)） 商 說明 + +[Y]補(bǔ)（減除數(shù)） + 0 0 余數(shù)為負(fù)，上商0←1位+[Y]補(bǔ)（加除數(shù)） + 0101 余數(shù)為正，上商1←1位+[Y]補(bǔ)（減除數(shù)） + 011 011 余數(shù)為正，上商1←1位+[Y]補(bǔ)（減除數(shù)）+ 01100110 余數(shù)為負(fù)，上商0←1位+（加除數(shù)） 01101 余數(shù)為正，上商1 =，余數(shù)為：24 解：階碼取三位，尾數(shù)取6位（均不包括符號位），機(jī)器表示的形式分別為 =0010 0110100 =0100 1010110 ：先求階差（兩階碼的補(bǔ)碼相減） 00 100 +11 100 11 110 的階碼增大成0100，尾數(shù)右移兩位，即 =0100 0001101+ 相加結(jié)果為0100 1 100011最高有效位與符號位相同，需要左移，所以結(jié)果應(yīng)為： =0011 1 000110X+Y=2+011（） 課后習(xí)題 解釋下列術(shù)語操作數(shù)RISI 、CISI零地址指令、指令集的并行處理、有效地址、指令集結(jié)構(gòu)的正交特性。 簡述操作數(shù)的類型及其相應(yīng)的表示方法。 簡述CISC指令集結(jié)構(gòu)功能設(shè)計(jì)的主要目標(biāo)。從當(dāng)前的計(jì)算機(jī)技術(shù)觀點(diǎn)來看，CISC指令集結(jié)構(gòu)的計(jì)算機(jī)有什么缺點(diǎn)？ 計(jì)算機(jī)指令格式有哪幾種類型請一一列舉出來并簡述其特點(diǎn)。 指令集結(jié)構(gòu)設(shè)計(jì)所涉及的內(nèi)容有哪些？ 計(jì)算機(jī)尋址方式有哪幾種？并簡述每種尋址方式的特點(diǎn)。 寫出把首地址為BLOCK的字?jǐn)?shù)組的第6個(gè)字送到DX寄存器的指令。要求使用以下幾種尋址方式：（1）寄存器間接尋址（2）寄存器相對尋址（3）基址變址尋址 什么是指令周期？什么是CPU 周期？它們之間有什么關(guān)系？ 指令集應(yīng)滿足那幾個(gè)基本要求？ 根據(jù)CPU性能公式，簡述RISC和CISC的性能特點(diǎn)。 某機(jī)CPU 芯片的主振頻率為8MHz ，其時(shí)鐘周期是多少μs？若已知每個(gè)機(jī)器周期平均包含4個(gè)時(shí)鐘周期， ，試問：（1）平均指令周期是多少μs ？（2）平均每個(gè)指令周期含有多少個(gè)機(jī)器周期？（3） 的CPU 芯片，則計(jì)算機(jī)的平均指令執(zhí)行速度又是多少M(fèi)IPS ？（4）若要得到40 萬次／s 的指令執(zhí)行速度，則應(yīng)采用主振頻率為多少M(fèi)Hz 的CPU芯片？ 現(xiàn)有如下C語言源代碼：For（i=0；i=100；i++） {A[i]=B[i]+C；}其中，A和B是兩個(gè)32位整數(shù)的數(shù)組；C和i均是32位整數(shù)。假設(shè)所有數(shù)據(jù)的值及其地址均保存在存儲器中，A和B的起始地址分別是1 500和2 000。在循環(huán)的兩次迭代之間不將任何數(shù)保存在寄存器中。（1）請寫出該C語言源程序的DLX實(shí)現(xiàn)代碼。（2）該程序段共執(zhí)行了多少條指令？（3）程序?qū)Υ鎯ζ髦械臄?shù)據(jù)訪問了多少次？（4）代碼的大小是多少？課后習(xí)題答案：操作數(shù)：是計(jì)算機(jī)指令中的一個(gè)組成部分，它規(guī)定了指令中進(jìn)行數(shù)字運(yùn)算的量 。 RISC：精簡指令集計(jì)算機(jī) CISC：復(fù)雜指令集計(jì)算機(jī)零地址指令：指令系統(tǒng)中的一種不設(shè)地址字段的指令指令集的并行處理：同時(shí)執(zhí)行多個(gè)任務(wù)或多條指令或同時(shí)對多個(gè)數(shù)據(jù)項(xiàng)進(jìn)行處理的計(jì)算機(jī)系統(tǒng)有效地址：有效地址EA是一16位無符號數(shù)，表示操作數(shù)所在單元到段首的距離即邏輯地址的偏移地址指令集結(jié)構(gòu)的正交特性：任何指令可以訪問整個(gè)寄存器文件的任意寄存器。它也允許每一個(gè)指令，使用任何可用的尋址方式訪問數(shù)據(jù)存儲器。：操作數(shù)的類型主要有：整數(shù)（定點(diǎn)）、浮點(diǎn)、十進(jìn)制、字符、字符串、向量、堆棧等。對這些操作數(shù)類型的表示主要有如下兩種方法：，這也是最常見的一種方法；，由這些標(biāo)記指定操作數(shù)的類型，從而選擇適當(dāng)?shù)倪\(yùn)算。然而有標(biāo)記數(shù)據(jù)的機(jī)器卻非常少見。：CISC結(jié)構(gòu)追求的目標(biāo)是強(qiáng)化指令功能，減少程序的指令條數(shù)，以達(dá)到提高性能的目的。從目前的計(jì)算機(jī)技術(shù)觀點(diǎn)來看，CISC結(jié)構(gòu)存在以下幾個(gè)缺點(diǎn)：（1）在CISC結(jié)構(gòu)的指令系統(tǒng)中，各種指令的使用頻率相差懸殊。（2）CISC結(jié)構(gòu)的指令系統(tǒng)的復(fù)雜性帶來了計(jì)算機(jī)體系結(jié)構(gòu)的復(fù)雜性，這不僅增加了研制時(shí)間和成本，而且還容易造成設(shè)計(jì)錯(cuò)誤。（3）CISC結(jié)構(gòu)的指令系統(tǒng)的復(fù)雜性給VLSI設(shè)計(jì)帶來了很大負(fù)擔(dān)，不利于單片集成。（4）CISC結(jié)構(gòu)的指令系統(tǒng)中，許多復(fù)雜指令需要很復(fù)雜的操作，因而運(yùn)行速度慢。（5）在結(jié)構(gòu)的指令系統(tǒng)中，由于各條指令的功能不均衡性，不利于采用先進(jìn)的計(jì)算：指令格式一般有Pentium指令系統(tǒng)（教科書上的），一般包括5種①三地址指令：一般地址域中AA2分別確定第一、第二操作數(shù)地址，A3確定結(jié)果地址。下一條指令的地址通常由程序計(jì)數(shù)器按順序給出。②二地址指令：地址域中A1確定第一操作數(shù)地址，A2同時(shí)確定第二操作數(shù)地址和結(jié)果地址。③單地址指令：地址域中A 確定第一操作數(shù)地址。固定使用某個(gè)寄存器存放第二操作數(shù)和操作結(jié)果。因而在指令中隱含了它們的地址。④零地址指令：在堆棧型計(jì)算機(jī)中，操作數(shù)一般存放在下推堆棧頂?shù)膬蓚€(gè)單元中，結(jié)果又放入棧頂，地址均被隱含，因而大多數(shù)指令只有操作碼而沒有地址域。⑤可變地址數(shù)指令：地址域所涉及的地址的數(shù)量隨操作定義而改變。如有的計(jì)算機(jī)的指令中的地址數(shù)可少至 0個(gè)，多至6個(gè)。：1）指令集功能設(shè)計(jì)：主要有RISC和CISC兩種技術(shù)發(fā)展方向；2）尋址方式的設(shè)計(jì)：設(shè)置尋址方式可以通過對基準(zhǔn)程序進(jìn)行測試統(tǒng)計(jì)，查看各種尋址方式的使用頻度，根據(jù)使用頻度設(shè)置相應(yīng)必要的尋址方式；3）操作數(shù)表示和操作數(shù)類型：主要的操作數(shù)類型和操作數(shù)表示的選擇有浮點(diǎn)數(shù)據(jù)類型（可以采用IEEE754標(biāo)準(zhǔn)）、整形數(shù)據(jù)類型（8位、16位、32位的表示方法）、字符類型（8位）、十進(jìn)制數(shù)據(jù)類型（壓縮十進(jìn)制和非壓縮十進(jìn)制數(shù)據(jù)表示）等等；4）尋址方式的表示：可以將尋址方式編碼于操作碼中，也可將尋址方式用一個(gè)單獨(dú)的域來表示；5）指令集格式的設(shè)計(jì)：有固定長度編碼方式、可變長編碼方式和混合編碼方式三種選