【正文】 C ；接收下一位數(shù)據(jù)（從最高位開始） RRC A ；接收到的數(shù)據(jù)依次存入 A CPL PF1 NOP DJNZ R0, SPIIN ； 8位數(shù)據(jù)未接收完，則繼續(xù)接收下一位 MOV C, PF0 MOV SCK, C MOV A, SS CPL A ORL P1, A ；結(jié)束 SPI總線操作，關(guān)閉從器件 RET 其它三種情況只需改變初始相位條件即可模擬實現(xiàn) 。 第 9章 串行接口技術(shù) 10位串行 D/A TLC5615的擴展 TLC5615是帶有緩沖基準輸入的 10位電壓輸出型 D/A轉(zhuǎn)換器。器件可在單 5V電源下工作，且具有上電復(fù)位功能。TLC5615的控制是通過三線串行總線進行，可使用的數(shù)字通信協(xié)議包括 SPI、 QSPI以及 Microwire標準。低功耗，在 5V供電時功耗僅 ，數(shù)據(jù)更新速率為 ，典型的建立時間為 。 TLC5615廣泛應(yīng)用于電池供電測試儀表、數(shù)字增益調(diào)整、電池遠程工業(yè)控制和移動電話等領(lǐng)域。 第 9章 串行接口技術(shù) TLC5615的內(nèi)部結(jié)構(gòu)和外部引腳 TLC5615的內(nèi)部結(jié)構(gòu)如圖 ， 其主要由 16位移位寄存器 、 10位 D/A寄存器 、 D/A轉(zhuǎn)換權(quán)電阻 、 基準緩沖器 、控制邏輯和 2倍程放大器等電路組成 。 圖 TLC5615的內(nèi)部結(jié)構(gòu) 第 9章 串行接口技術(shù) TLC5615的管腳與 Maxim公司的 MAX515完全兼容，如圖 所示。各管腳的功能介紹如下。 DIN：串行數(shù)據(jù)輸入腳 SCLK：串行時鐘輸入腳 CS：片選端，低電平有效 DOUT：用于菊花鏈的串行數(shù)據(jù) 輸出端 AGND：模擬地 REFIN：基準輸入端，一般接 2V 到 VCC－ 2V VCC：電源端，一般接 +5V 圖 TLC5615的引腳圖 第 9章 串行接口技術(shù) TLC5615的接口及應(yīng)用 TLC5615與 AT89C52的典型接口電路如圖 。 TLC5615通過固定增益為 2的運放緩沖電阻網(wǎng)絡(luò)，把 10位數(shù)字數(shù)據(jù)轉(zhuǎn)換為模擬電壓。上電時，內(nèi)部電路把 D/A寄存器復(fù)位為 0。其輸出具有與基準輸入相同的極性，表達式為 1022o R E F I NV V Code? ? ?第 9章 串行接口技術(shù) TLC5615最大的串行時鐘速率不超過 14MHz， 10位 DAC的建立時間為，通常更新速率限制至 80kHz以內(nèi)。 TLC5615的 16位移位寄存器在SCLK的控制下從 DIN引腳輸入數(shù)據(jù)，高位在前，低位在后。 16位移位寄存器中間的 10位數(shù)據(jù)在上升沿的作用下打入 10位的 D/A寄存器供給 D/A轉(zhuǎn)換。其輸入的數(shù)據(jù)格式位為： SPI和 AT89C52的接口傳送 8位字節(jié)形式的數(shù)據(jù)。因此，要把數(shù)據(jù)輸入到D/A轉(zhuǎn)換器需要兩個寫周期。 QSPI接口具有從 8位至 16位的可變輸入數(shù)據(jù)長度，可以在一個寫周期之內(nèi)裝入好轉(zhuǎn)換數(shù)據(jù)代碼。當系統(tǒng)不使用 D/A轉(zhuǎn)換器時，最好把 D/A寄存器設(shè)置為全 0，這樣可以使基準電阻陣列和輸出負載的功耗降為最小。依據(jù)圖 ， TLC5615的一個簡單的應(yīng)用編程見下。 第 9章 串行接口技術(shù) DIN BIT ；定義 I/O口 SCLK BIT CS5615 BIT DataH EQU 30H DataL EQU 31H TLC5615: CLR SCLK ；準備操作TLC5615 CLR CS5615 ；選中 TLC5615 MOV R7, 08H MOV A, DataH ；裝入高 8位數(shù)據(jù) LOOPH: LCALL DELAY ；延時 RLC A ；最高位移向 5615 MOV DIN, C SETB SCLK ；產(chǎn)生上升沿，移入一位數(shù)據(jù) LCALL DELAY CLR SCLK DJNZ R7, LOOPH MOV R7, 08H MOV A, DataL ；裝入低 8位數(shù)據(jù) LOOPL: LCALL DELAY ；延時 RLC A ；最高位移向 5615 MOV DIN, C SETB SCLK ；產(chǎn)生上升沿，移入一位數(shù)據(jù) LCALL DELAY CLR SCLK DJNZ R7, LOOPL SETB CS5615 ；結(jié)束 5615的操作，同時將轉(zhuǎn)換數(shù)據(jù)代碼存入 10位 DA寄存器，啟動新一輪的 DA轉(zhuǎn)換 RET 第 9章 串行接口技術(shù) AD549 8位串行 A/D的擴展 TLC549是以 8位開關(guān)電容逐次逼近 A/D轉(zhuǎn)換器為基礎(chǔ)而構(gòu)造的CMOS A/D轉(zhuǎn)換器。它能通過三態(tài)數(shù)據(jù)輸出和模擬輸入與微處理器或外圍設(shè)備串行接口。 TLC549僅用輸入 /輸出時鐘（ CLK）和芯片選擇（ CS）輸入作數(shù)據(jù)控制，其最高 CLK輸入頻率為 。 TLC549的內(nèi)部提供了片內(nèi)系統(tǒng)時鐘，它通常工作在 4MHz且不需要外部元件。片內(nèi)系統(tǒng)時鐘使內(nèi)部器件的操作獨立于串行輸入輸出的操作，這種獨立性使得控制硬件和軟件只需關(guān)心利用 I/O時鐘讀出先前轉(zhuǎn)換結(jié)果和啟動轉(zhuǎn)換。 TLC549片內(nèi)有采樣保持電路，其轉(zhuǎn)換速率可達40kHz。 TLC549的電源范圍為＋ 3～＋ 6V，功耗小于 15mW，總的不可調(diào)整誤差為 177。 ，能理想地應(yīng)用于包括電池供電地便攜式儀表的低成本、高性能系統(tǒng)中。 第 9章 串行接口技術(shù) 器件引腳及等效輸入電路 (a)引腳； (b)采樣期間等效電路； (c)保持期間等效電路 圖 TLC549的器件引腳與等效輸入電路 第 9章 串行接口技術(shù) TLC549的管腳與 TLC540 8位 A/D轉(zhuǎn)換器以及TLC1540 10位 A/D轉(zhuǎn)換器兼容，如圖 。其中，基準端（ REF＋， REF－）為差分輸入，可以將 REF－接地， REF＋接 Vcc端，但要加濾波電容。 AIN為模擬信號輸入端，大于 REF＋電壓時轉(zhuǎn)換為全“ 1”，小于 REF－電壓時轉(zhuǎn)換為全“ 0”。通常為保證器件工作良好， REF＋電壓應(yīng)高 REF－電壓至少 1V。 TLC549在采樣期間和保持期間的等效輸入電路分別如圖 。對于采樣方式，輸入電阻約 1kΩ，采樣電容約 60pF；對于保持方式，輸入電阻約 5MΩ。 第 9章 串行接口技術(shù) TLC549的接口及應(yīng)用 TLC549與 51單片機的接口電路很簡單，只要將 TLC549的 DO、CLK和 51單片機的 I/O口相接即可，圖 TLC549和 89C51構(gòu)成的典型的數(shù)據(jù)采集電路。其中， N R R C2組成一階低通濾波器；C R3可濾除直流； R R5是將雙極性的模擬輸入信號變成 0～＋ 5V以適應(yīng) TLC549的單極性要求。 圖 TLC549典型的數(shù)據(jù)采集電路 第 9章 串行接口技術(shù) 利用前面第 2節(jié)所給出的 SPI的模擬子程序，編程如下。 SCK BIT ；初始化時鐘線 MISO BIT ；初始化數(shù)據(jù)線 CLR PF0 ；初始時鐘電平為 0 CLR PF1 ；設(shè)定上升沿有效 MOV SS, 01111111B ；初始化片選線 LCALL SPIR ；調(diào)用 SPI總線的模擬讀子程序 MOV Buff, A ；保存采樣數(shù)據(jù)