【正文】 ① 可配置邏輯塊 CLB是實(shí)現(xiàn)用戶功能的基本單元，它們通常規(guī)則地排列成一個(gè)陣列，散布于整個(gè)芯片。 ② 可編程輸入 /輸出模塊 (IOB)主要完成芯片上邏輯與外部封裝腳的接口，它通常排列在芯片的四周。 ③ 可編程互連資源 (IR)包括各種長(zhǎng)度的連線線段和一些可編程連接開關(guān)，它們將各個(gè) CLB之間或 CLB、 IOB之間以及 IOB之間連接起來，構(gòu)成特定功能的電路。 EXITFPGA基本結(jié)構(gòu)CLB CLB CLB CLBCLB CLB CLB CLBCLB CLB CLB CLBCLB CLB CLB CLB可編程開關(guān)矩陣可編程輸入 /輸出模塊 IOB互連資源 ICR可配置邏輯模塊 CLBFPGA器件基本結(jié)構(gòu)EXIT CPLD/FPGA的比較 陣列型 CPLD的可編程區(qū)域是采用E2PROM工藝 E2PROM工藝，所以，掉電后數(shù)據(jù)可永久保存。 FPGA的編程區(qū)域在掉電以后，數(shù)據(jù)就丟失，所以， FPGA的配置數(shù)據(jù)都存儲(chǔ)在片外的EPROM、 E2PROM或計(jì)算機(jī)軟、硬盤中。工作時(shí)可以控制加載過程，在現(xiàn)場(chǎng)修改器件的邏輯功能。 即 現(xiàn)場(chǎng)編程 CPLD 實(shí)現(xiàn)邏輯控制的能力強(qiáng)。 FPGA實(shí)現(xiàn)數(shù)據(jù)處理能力強(qiáng)；EXIT CPLD在系統(tǒng)邏輯電路 由于 CPLD可編程邏輯器件分為普通 CPLD和帶有下載編程接口的 CPLD，即 ISPCPLD 。 普通 CPLD的編程下載需用相應(yīng)的編程器，ISP－ CPLD不需要編程器，直接通過自帶的編程下載口就可以將數(shù)據(jù)寫入器件中，而且升級(jí)修改方便。 ISPCPLD器件由于密度和性能持續(xù)提高，價(jià)格持續(xù)降低，開發(fā)工具不斷完善，因此正得到越來越廣泛的應(yīng)用 。EXIT FPGA現(xiàn)場(chǎng)可編程邏輯電路 FPGA現(xiàn)場(chǎng)可編程邏輯電路是由許多獨(dú)立的可編程邏輯模塊組成，可通過編程將這些模塊連接成所需要的數(shù)字系統(tǒng)。 FPGA具有集成度高，編程速度快，設(shè)計(jì)靈活及可再配置等特點(diǎn)。 FPGA廣泛 地應(yīng)用在網(wǎng)絡(luò)路由器、電信交換機(jī)等大型數(shù)字設(shè)備上。EXIT 可編程邏輯器件的主要參數(shù)指標(biāo)器件的邏輯資源量 考慮的是所選的器件的邏輯資源量是否滿足本系統(tǒng)的要求。芯片速度 具體設(shè)計(jì)中應(yīng)對(duì)芯片速度的選擇有一綜合考慮，并不是速度越高越好。 芯片速度的選擇應(yīng)與所設(shè)計(jì)的系統(tǒng)的最高工作速度相一致。器件功耗 CPLD的工作電壓多為 5 V，而 FPGA的工作電壓的流行趨勢(shì)是越來越低， V和 V的低工作電壓的 FPGA的使用已十分普遍。因此，就低功耗、高集成度方面， FPGA具有絕對(duì)的優(yōu)勢(shì)。EXIT VHDL基本門電路 基本門電路用 VHDL語言來描述十分方便。 使用VHDL中定義的邏輯運(yùn)算符，同時(shí)實(shí)現(xiàn)一個(gè)與門、或門、與非門、或非門、異或門及反相器的邏輯。【 例 】LIBRARY IEEE；USE ；ENTITY GATE ISPORT (A， B： IN STD_LOGIC； YAND,YOR,YNAND,YNOR,YNOT,YXOR：OUT STD_LOGIC)；END ENTITY GATE；EXITARCHITECTURE ART OF GATE IS BEGIN YAND=A AND B； 與門輸出 YOR=A OR B； 或門輸出 YNAND=A NAND B； 與非門輸出 YNOR=A NOR B； 或非門輸出 YNOT=NOT B； 反相器輸出 YXOR=A XOR B； 異或門輸出 END ARCHITECTURE ART；EXIT門電路是組成數(shù)字電路的基本單元之一，最基本的邏輯門電路有與門、或門和非門。實(shí)用中通常采用集成門電路，常用的有 與非門 、 或非門 、 與或非門 、 異或門 、 輸出開路門 、 三態(tài)門和 CMOS 傳輸門 等。門電路的 學(xué)習(xí)重點(diǎn)是常用集成門的邏輯功能、外特性和應(yīng)用方法。 本章小結(jié)EXITTTL 數(shù)字集成電路主要有 CT74 標(biāo)準(zhǔn)系列、CT74L 低功耗系列、 CT74H 高速系列、CT74S 肖特基系列、 CT74LS 低功耗肖特基系列、 CT74AS 先進(jìn)肖特基系列和 CT74ALS先進(jìn)低功耗肖特基系列。其中， CT74L 系列功耗最小， CT74AS 系列工作頻率最高。 通常用功耗 延遲積來綜合評(píng)價(jià)門電路性能。 CT74LS 系列功耗 延遲積很小、性能優(yōu)越、品種多、價(jià)格便宜，實(shí)用中多選用之。ALSTTL 系列性能更優(yōu)于 LSTTL，但品種少、價(jià)格較高。EXITCMOS 數(shù)字集成電路主要有 CMOS4000 系列和 HCMOS 系列。 CMOS4000 系列工作速度低，負(fù)載能力差，但功耗極低、抗干擾能力強(qiáng)，電源電壓范圍寬，因此，在工作頻率不高的情況下應(yīng)用很多。 CC74HC 和 CC74HCT 兩個(gè)系列的工作頻率和負(fù)載能力都已達(dá)到 TTL 集成電路 CT74LS的水平，但功耗、抗干擾能力和對(duì)電源電壓變化的適應(yīng)性等比 CT74LS 更優(yōu)越。因此， CMOS 電路在數(shù)字集成電路中，特別是大規(guī)模集成電路應(yīng)用更廣泛，已成為數(shù)字集成電路的發(fā)展方向。 EXIT應(yīng)用集成門電路時(shí)，應(yīng)注意： TTL電路只能用＋ 5 V(74系列允許誤差 177。5% )； CMOS4000 系列可用 3 ~ 15 V； HCMOS系列可用 2 ~ 6 V；CTMOS 系列用 ~ V。一般情況下， CMOS 門多用 5 V， 以便與 TTL 電路兼容 。 (1)電源電壓的正確使用 (2)輸出端的連接 開路門的輸出端可并聯(lián)使用實(shí)現(xiàn)線與 ，還可用來驅(qū)動(dòng)需要一定功率的負(fù)載。 三態(tài)輸出門的輸出端也可并聯(lián)，用來實(shí)現(xiàn)總線結(jié)構(gòu)，但三態(tài)輸出門必須分時(shí)使能。 使用三態(tài)門時(shí)，需注意使能端的有效電平。 普通門 (具有推拉式輸出結(jié)構(gòu) )的輸出端不允許直接并聯(lián)實(shí)現(xiàn)線與 。EXIT電路類型 電源電壓 /V傳輸延遲時(shí)間/ns靜態(tài)功耗/mW功耗－延遲積/mWns直流噪聲容限 輸出邏輯擺幅/VVNL/V VNH/VTTL CT54/74 ＋ 5 10 15 150 CT54LS/74LS ＋ 5 2 15 HTL ＋ 15 85 30 2550 7 13ECL CE10K系列 － 2 25 50 CE100K系列 － 40 30 CMOS VDD=5V ＋ 5 45 510－ 3 225 10－ 3 5VDD=15V ＋ 15 12 1510－ 3 180 10－ 3 15高速 CMOS ＋ 5 8 110－ 3 8 10－ 3 5 各類數(shù)字集成電路主要性能參數(shù)比較表EXIT(3) 閑置輸入端的處理 (4)信號(hào) 的正確使用 TTL 電路輸入端懸空時(shí)相當(dāng)于輸入高電平，CMOS 電路多余輸入端不允許懸空。 CMOS電路多余輸入端與有用輸入端的并接僅適用于工作頻率很低的場(chǎng)合?！?　 數(shù)字電路中的信號(hào)有高電平和低電平兩種取值，高電平和低電平為某規(guī)定范圍的電位值，而非一固定值。門電路種類不同，高電平和低電平的允許范圍也不同。 或門和或非門與門和與非門多余輸入端接地或與有用輸入端并接多余輸入端接正電源或與有用輸入端并接EXITUIL≤UOFFUIH≥UONUIL≤USLUIH≥USH通常 以保證有較大的噪聲容限噪聲容限越大，則電路抗干擾能力越強(qiáng)。UIL ? UOL ? 0 VUIH ? UOH ? VDD UNL ? UNH ? VDD / 2 ，噪聲容限很大， 因此電路抗干擾能力很強(qiáng)。 CMOS 傳輸門既可傳輸數(shù)字信號(hào)，也可傳輸模擬信號(hào)。 當(dāng)輸入端外接電阻 RI 時(shí)RI ＜ ROFF 相當(dāng)于輸入邏輯 0RI ＞ RON 相當(dāng)于輸入邏輯 1TTL 電 路CMOS 電路CMOS 門電路由于輸入電流為 零 ，因此不存在開門電阻和關(guān)門電阻。EXITPLD 由與陣列、或陣列和輸入輸出電路組成。輸入電路主要產(chǎn)生輸入變量的原變量和反變量，并提供一定的輸入驅(qū)動(dòng)能力，與陣列用于產(chǎn)生邏輯函數(shù)的乘積項(xiàng)，或陣列用于獲得積之和，因此，從原理上講，可編程邏輯器件可以實(shí)現(xiàn)任何組合邏輯函數(shù)。輸出電路可提供多種不同的輸出結(jié)構(gòu)，其中可包含觸發(fā)器，從而使 PLD 也能實(shí)現(xiàn)時(shí)序邏輯功能。EXITPLD 根據(jù)可編程部位不同，分為半場(chǎng)可編程和全場(chǎng)可編程器件。 PROM、 PAL 和 GAL 只有一種陣列可編程，稱為半場(chǎng)可編程邏輯器件， PLA 的與陣列和或陣列均可編程，稱為全場(chǎng)可編程邏輯器件。全場(chǎng)可編程器件由于技術(shù)復(fù)雜，價(jià)格昂貴，加上編程軟件不夠成熟，因此使用很少。而半場(chǎng)可編程器件簡(jiǎn)單、經(jīng)濟(jì)、編程軟件豐富且成熟，因而應(yīng)用廣泛，其中最為常用的是 GAL 。 GAL 具有可重復(fù)編程和輸出可組態(tài)的優(yōu)點(diǎn)。EXITPLD采用 PROM 工藝的稱為一次可編程器件 (又簡(jiǎn)稱 OTP 芯片， OTP 是 Only Time Programmable 的縮寫 )，如 PAL 等器件。采用 E2PROM 工藝的為可重復(fù)編程的可編程器件，如 GAL、 ISPPLD 系列器件等。EXITISPPLD 不需要編程器，可直接對(duì)用戶板上的器件進(jìn)行編程，可在不改動(dòng)硬件電路的情況下，實(shí)現(xiàn)對(duì)產(chǎn)品的改進(jìn)和升級(jí)。它由于具有集成密度高、工作速度快、編程方法先進(jìn)、設(shè)計(jì)周期短等一系列優(yōu)點(diǎn)，發(fā)展非常迅速，前景十分看好。