【正文】 ，并同時(shí)把內(nèi)存塊 讀入 Cache行中。 第 6章 半導(dǎo)體存儲(chǔ)器及接口 西南大學(xué)電子信息工程學(xué)院 62 全相聯(lián) cache應(yīng)用舉例 第 6章 半導(dǎo)體存儲(chǔ)器及接口 西南大學(xué)電子信息工程學(xué)院 63 全相聯(lián)映射的主要缺點(diǎn)是比較器電路難于設(shè)計(jì)和實(shí)現(xiàn) , 因此只適合于小容量 cache采用。 ⑵ 直接映射方式 一個(gè)主存塊只能拷貝到 cache 的一個(gè)特定行位置上去。 設(shè)： cache的行號(hào)為 i； 主存的塊號(hào)為 j。 則有： i=j mod m m為 cache的總行數(shù)。 例如：設(shè) m=8,主存有 256塊。 則： 允許存于 L0行的主存塊有 B0,B8,B16…B248。 允許存于 L1行的主存塊有 B1,B9,B17…B249。 第 6章 半導(dǎo)體存儲(chǔ)器及接口 西南大學(xué)電子信息工程學(xué)院 64 直接映射方式的檢索過(guò)程： ? 由 CPU訪內(nèi)存指令指定一 個(gè)內(nèi)存地址，它由 tag(sr)， 行號(hào) (r)和字 (w)組成； ? 先用地址中的 r找到 cache中 的此行； ? 后用地址中的 sr 位與此行 的 標(biāo)記 進(jìn)行比較； ? 若命中，則用地址中的 w位 在 cache中讀取所需的字。 ? 若未命中，則從內(nèi)存中讀取 該塊。 第 6章 半導(dǎo)體存儲(chǔ)器及接口 西南大學(xué)電子信息工程學(xué)院 65 直接映像 cache舉例 第 6章 半導(dǎo)體存儲(chǔ)器及接口 西南大學(xué)電子信息工程學(xué)院 66 直接映射方式的主要優(yōu)缺點(diǎn)： 優(yōu)點(diǎn)：硬件簡(jiǎn)單，成本低。 缺點(diǎn)：不靈活，每個(gè)主存塊只有一個(gè)固定的行位置可存放 , 容易產(chǎn)生沖突； Cache利用率不高。因此適合大容量 cache采用。 ⑶ 組相聯(lián)映射方式 是前兩種映射方式的折衷。 它將 cache分成 u組，每組 v行， 主存塊存放到哪個(gè)組是固定的， 至于存到該組哪 一行是靈活的， 即有如下函數(shù)關(guān)系： m＝ u v 組號(hào) q ＝ j mod u 第 6章 半導(dǎo)體存儲(chǔ)器及接口 西南大學(xué)電子信息工程學(xué)院 67 組相聯(lián)映射方式的檢索過(guò)程： ? 由 CPU訪內(nèi)存指令指定一個(gè)內(nèi)存地址，它由 tag( sd )、 組號(hào) ( d )和字 ( w )組成。 ? 先用 d在 cache中找到相應(yīng) 組 ； ? 再用 sd 位與該組中所有行 標(biāo)記 同時(shí)進(jìn)行比較 。 ? 如果有一行的 標(biāo)記 與之相符， 則命中此行，再用 w 讀取相應(yīng) 的 字 。 ? 如果任意行的標(biāo)記不相符， 則 cache未命中，從內(nèi)存讀取 數(shù)據(jù)。 第 6章 半導(dǎo)體存儲(chǔ)器及接口 西南大學(xué)電子信息工程學(xué)院 68 例如：設(shè) u=4組 ,v=2行， m=u v=8,主存容量為 256塊． 則：組號(hào) q ＝ j mod u 分別為 S0組： B0,B4,B8,…B252。 S1組： B1,B5,B9,…B253。 S2組： B2,B6,B10,…B254。 S3組： B3,B7,B11,…B255. 組相聯(lián)映射方式的優(yōu)點(diǎn)： 每組行數(shù) v一般取值較 小，這種規(guī)模的 v路比較 器容易設(shè)計(jì)和實(shí)現(xiàn)。而塊 在組中的排放又有一定的 靈活性 ,可減少?zèng)_突。 第 6章 半導(dǎo)體存儲(chǔ)器及接口 西南大學(xué)電子信息工程學(xué)院 69 例如 :80486 CPU內(nèi)部的 8KB高速緩沖器結(jié)構(gòu) 采用 4路組相連結(jié)構(gòu) :每路 2KB,128集 ,每集對(duì)應(yīng) 4 16字節(jié)高速 緩沖器行。 第 6章 半導(dǎo)體存儲(chǔ)器及接口 西南大學(xué)電子信息工程學(xué)院 70 ⒍ 替換策略 當(dāng) cache已被占滿，又要將新的主存字塊調(diào)入時(shí)，如何 替換 cache存儲(chǔ)器中的內(nèi)容？ ? 對(duì)直接映射的 cache 只要把此特定位置上的原主存塊換出 cache即可。 ? 對(duì)全相聯(lián)和組相聯(lián) cache 要從允許存放新主存塊的若干特定行中選取一行換出。 硬件實(shí)現(xiàn)的常用替換算法有三種： ⑴ 最不經(jīng)常使用 (LFU) 將一段時(shí)間內(nèi)被訪問(wèn)次數(shù)最少的那行數(shù)據(jù)換出。 每行設(shè)置一個(gè)計(jì)數(shù)器。從 0開(kāi)始計(jì)數(shù)，每訪問(wèn)一次， 被訪行 的計(jì)數(shù)器增 1。當(dāng)需要替換時(shí)，將計(jì)數(shù)值最小的行換出，同 時(shí)將該行計(jì)數(shù)器清零。 第 6章 半導(dǎo)體存儲(chǔ)器及接口 西南大學(xué)電子信息工程學(xué)院 71 ⑵ 近期最少使用 (LRU) 將近期內(nèi)最少使用過(guò)的行換出去。 每行設(shè)置一個(gè)計(jì)數(shù)器， cache每命中一次，命中 行計(jì)數(shù)器清零，其它各 行計(jì)數(shù)器增 1。當(dāng)需要替 換時(shí)，將計(jì)數(shù)值最大的 行換出。 此算法保護(hù)了剛拷貝 到 cache中的新數(shù)據(jù)行， 有較高的命中率。 ⑶ 從特定的行位置中隨機(jī)地選取一行換出。 優(yōu)點(diǎn)：硬件容易實(shí)現(xiàn)，且速度也比前兩種策略快。 缺點(diǎn)：降低了命中率和 cache工作效率。 第 6章 半導(dǎo)體存儲(chǔ)器及接口 西南大學(xué)電子信息工程學(xué)院 72 ⒎ cache的寫操作策略 CPU對(duì) cache的寫入更改了 cache的內(nèi)容。如何與主存內(nèi)容保持一致？有三種寫操作策略： ⑴ 寫回法 當(dāng) CPU寫 cache命中時(shí)，只修改 cache的內(nèi)容，不立即 寫入主存，只有當(dāng)此行被換出時(shí)才寫回主存。 優(yōu)點(diǎn)：減少了訪問(wèn)主存的次數(shù)。 缺點(diǎn)：存在不一致性的隱患； 每個(gè) cache行設(shè)一個(gè)修改標(biāo)志位。 ⑵ 全寫法 當(dāng)寫 cache命中時(shí)，同時(shí)改寫 cache和主存； 當(dāng)寫 cache未命中時(shí)，直接向主存進(jìn)行寫入。 優(yōu)點(diǎn)：保證了 cache與主存內(nèi)容的一致性； cache中每行無(wú)需設(shè)置修改位以及相應(yīng)的判斷邏輯。 缺點(diǎn)：降低了 cache的功效。 第 6章 半導(dǎo)體存儲(chǔ)器及接口 西南大學(xué)電子信息工程學(xué)院 73 ⑶ 寫一次法 寫命中與寫未命中的處理方法與寫回法基本相同，只是 第一次寫命中時(shí)要同時(shí)寫入主存。以便維護(hù)系統(tǒng)全部 cache 的一致性。 ⒏ 奔騰 PC機(jī)的 cache ⑴ 奔騰 PC機(jī)采用兩級(jí) cache結(jié)構(gòu)。 cache(L1) 集成在 CPU內(nèi)部 ,容量 16KB 分設(shè)成： 8KB的指令 cache, 只讀 ,用單端口 256位向指令 預(yù)取器提供指令代碼； 8KB 數(shù)據(jù) cache，隨機(jī)讀／寫 ,采 用 2路組相聯(lián)結(jié)構(gòu)，分成 : 128組 2行 32字節(jié) ,用雙 端口 (每個(gè) 32位 )與兩條流水 線交換數(shù)據(jù)。 cache(L2) 安裝在主板上 ,容量 512KB,采用 2路組相 聯(lián)映射方式 。 第 6章 半導(dǎo)體存儲(chǔ)器及接口 西南大學(xué)電子信息工程學(xué)院 74 ⑵ 奔騰 CPU片內(nèi)數(shù)據(jù) cache結(jié)構(gòu) 采用 2路組相聯(lián)結(jié)構(gòu)， LRU替換算法，一組兩行 共用一個(gè) LRU二進(jìn)制位。 第 6章 半導(dǎo)體存儲(chǔ)器及接口 西南大學(xué)電子信息工程學(xué)院 75 數(shù)據(jù) cache的工作方式受 CPU控制寄存器 CR0中 CD和 NW位組合狀態(tài)控制，如下表所示。 CD NW 新行填入 全寫法 使無(wú)效 0 0 允許 允許 允許 1 0 禁止 允許 允許 1 1 禁止 禁止 禁止 CPU與外部數(shù)據(jù)交換時(shí)，存儲(chǔ)器讀寫總線周期主要 有兩類 : ① 256位猝發(fā)式傳送。用于 L1的行填入和行寫出 , 一次完成整行的填入或?qū)懗觥? ② 不經(jīng) L1的 64位傳送。此時(shí) CHACE僅為高電平， 稱為非超高速緩存式傳送。 第 6章 半導(dǎo)體存儲(chǔ)器及接口 西南大學(xué)電子信息工程學(xué)院 76 作業(yè)：（ P271） 3， 6， 7， 8題