基于fpga的餐館點(diǎn)菜系統(tǒng)-資料下載頁
2025-10-18 11:23本頁面
【導(dǎo)讀】隨著電子技術(shù)的不斷發(fā)展，電子系統(tǒng)的設(shè)計(jì)方法也發(fā)生了很大的變化，大規(guī)?？删幊踢壿嬈骷﨏PLD和FPGA是當(dāng)今應(yīng)用。或?qū)嶒?yàn)室里設(shè)計(jì)出所需要的專用集成電路，從而大大縮短了產(chǎn)品的上市時(shí)間，降低了開發(fā)成本。本文主要講一種基于可編程邏輯陣列飯店點(diǎn)菜系統(tǒng)。在單片F(xiàn)PGA中，采用硬件描述語言VHDL實(shí)現(xiàn)了包括鍵盤。模塊，控制模塊，顯示模塊，信息調(diào)整模塊的設(shè)計(jì)。的信息實(shí)時(shí)性和準(zhǔn)確性的要求。這不僅為提高飯店的服務(wù)質(zhì)量和擴(kuò)大知名度奠定了基礎(chǔ),更順應(yīng)了當(dāng)前。飯店行業(yè)也是如此，為了克服傳?；诂F(xiàn)場可編門陣列硬件設(shè)計(jì)電子點(diǎn)菜系統(tǒng)是一。種全新的設(shè)計(jì)思想，用戶可根據(jù)需要對FPGA進(jìn)行重新編程，在最短時(shí)間內(nèi)，理圖和VHDL程序做出仿真圖，經(jīng)過仿真確認(rèn)整個(gè)系統(tǒng)準(zhǔn)確可靠。菜品種類與價(jià)格輸入、菜品選擇等功能；集、管理過程繁雜、易出現(xiàn)跑冒滴漏等問題，并杜絕由此引起的不良后果；設(shè)備為顧客顯示菜品價(jià)錢確認(rèn)。
【正文】 100110011001。 en=39。139。 when 0000101010=q=1001001110011001。 en=39。139。 when 1010011010=q=1001100110011001。 en=39。139。 when 0000111010=q=0011001110011001。 en=39。139。 when 1101111010=q=0011001110010011。 en=39。139。 when 0000000110=q=0011001100110011。 en=39。139。 when 1010000110=q=0011001101100011。 23 en=39。139。 when 0000100110=q=0011001101100110。 en=39。139。 when 1101100110=q=0110001101100110。 en=39。139。 when 0000110110=q=0110011001100110。 en=39。139。 when 0000101110=q=0110110001100110。 en=39。139。 when 1010011110=q=1100110001100110。 en=39。139。 when 0000111110=q=1100110001101100。 en=39。139。 when 0101111110=q=1100110011001100。 en=39。139。 when 1111111110=q=0011001100110011。 en=39。139。 when 0000000011=q=1100110011001100。 en=39。139。 when 1010000011=q=1100100111001100。 en=39。139。 when 0000100011=q=1100100110011100。 en=39。139。 when 1101100011=q=1100100110011001。 en=39。139。 when 0000110011=q=1001100110011001。 en=39。139。 when 0000101011=q=0011100110011001。 en=39。139。 when 1010011011=q=1001100110011001。 en=39。139。 when 0000111011=q=0011100110010011。 24 en=39。139。 when 1101111011=q=0011100100110011。 en=39。139。 when 0000000111=q=0011001100110011。 en=39。139。 when 1010000111=q=0011011000110011。 en=39。139。 when 0000100111=q=0011011001100011。 en=39。139。 when 1101100111=q=0011011001100110。 en=39。139。 when 0000110111=q=0110011001100110。 en=39。139。 when 0000101111=q=1100011001100110。 en=39。139。 when 1010011111=q=1100011001101100。 en=39。139。 when 0000111111=q=1100011011001100。 en=39。139。 when 0101111111=q=1100110011001100。 en=39。139。 when 1111111111=q=0011001100110011。 en=39。139。 when others=q=0000000000000000。 en=39。039。 end case。 END PROCESS。 END rtl。 數(shù)碼管顯示部分： library IEEE。 use 。 use 。 use 。 25 entity decoder104 is Port (seg:in std_logic_vector(3 downto 0 )。 q3:out std_logic_vector(6 downto 0) )。 end decoder104。 architecture Behavioral of decoder104 is begin process(seg) begin case seg is when 0000 = q3=0000001。0 when 0001 = q3=1001111。1 when 0010 = q3=0010010。2 when 0011 = q3=0000110。3 when 0100 = q3=1001100。 4 when 0101 = q3=0100100。5 when 0110 = q3=0100000。6 when 0111 = q3=0001111。7 when 1000 = q3=0000000。8 when 1001 = q3=0000100。9 when others = q3=1111111。 end case。 end process。 end Behavioral。 library IEEE。 use 。 use 。 use 。 entity decoder is Port (seg:in std_logic_vector(3 downto 0 )。 四位二進(jìn)制碼輸入 q3:out std_logic_vector(6 downto 0) )。 輸出 LED 七段碼 end decoder。 26 architecture Behavioral of decoder is begin process(seg) begin case seg is when 0000 = q3=0000001。0 when 0001 = q3=1001111。1 when 0010 = q3=0010010。2 when 0011 = q3=0000110。3 when 0100 = q3=1001100。 4 when 0101 = q3=0100100。5 when 0110 = q3=0100000。6 when 0111 = q3=0001111。7 when 1000 = q3=0000000。8 when 1001 = q3=0000100。9 when others = q3=1111111。 end case。 end process。 end Behavioral。 library IEEE。 use 。 use 。 use 。 entity decoder is Port (seg:in std_logic_vector(3 downto 0 )。 四位二進(jìn)制碼輸入 q3:out std_logic_vector(6 downto 0) )。 輸出 LED 七段碼 end decoder。 architecture Behavioral of decoder is begin process(seg) begin case seg is 27 when 0000 = q3=0000001。0 when 0001 = q3=1001111。1 when 0010 = q3=0010010。2 when 0011 = q3=0000110。3 when 0100 = q3=1001100。4 when 0101 = q3=0100100。5 when 0110 = q3=0100000。6 when 0111 = q3=0001111。7 when 1000 = q3=0000000。8 when 1001 = q3=0000100。9 when others = q3=1111111。 end case。 end process。 end Behavioral。 library IEEE。 use 。 use 。 use 。 entity decoder104 is Port (seg:in std_logic_vector(3 downto 0 )。 q3:out std_logic_vector(6 downto 0) )。 end decoder104。 architecture Behavioral of decoder104 is begin process(seg) begin case seg is when 0000 = q3=0000001。0 when 0001 = q3=1001111。1 when 0010 = q3=0010010。2 when 0011 = q3=0000110。3 when 0100 = q3=1001100。4 28 when 0101 = q3=0100100。5 when 0110 = q3=0100000。6 when 0111 = q3=0001111。7 when 1000 = q3=0000000。8 when 1001 = q3=0000100。9 when others = q3=1111111。 end case。 end process。 end Behavioral。
公司管理相關(guān)推薦
鄂ICP備17016276號-1