gd32f10x到gd32f1x0-軟件移植說明-資料下載頁
2025-04-07 05:46本頁面
【正文】 為缺省設置。DMA模塊的區(qū)別反映在軟件代碼是就是通道配置的區(qū)別，例如USART1的Rx在10x系列中在DMA1的通道5，但是在1x0系列中，缺省模式下映射到DMA1的通道3。如果使用USART1的DMA接收方式，相關配置的修改如下：10x中：DMA_Init(DMA1_Channel5, amp。DMA_InitStructure)。 DMA_Cmd(DMA1_Channel5, ENABLE)。1x0中：DMA_Init(DMA1_Channel3, amp。DMA_InitStructure)。 DMA_Cmd(DMA1_Channel3, ENABLE)。 RCC模塊系統(tǒng)時鐘配置過程中，需要注意，GD32F1x0的APB1和APB2總線的最大時鐘頻率都是72MHz，而10x系列的APB1總線的最大時鐘頻率只有AHB的一半，APB2總線的最大時鐘頻率為AHB的時鐘頻率。這種區(qū)別反映在代碼中如下：10x系列，系統(tǒng)時鐘配置文件（）中，SetSysClockTo72()函數(shù)里，PCLK1和PCLK2的配置代碼如下： /* HCLK = SYSCLK */ RCCCFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1。 /* PCLK2 = HCLK */ RCCCFGR |= (uint32_t)RCC_CFGR_PPRE2_DIV1。PCLK1只有36M /* PCLK1 = HCLK */ RCCCFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2。1x0系列相應位置配置為：/* HCLK = SYSCLK */ RCCGCFGR |= (uint32_t)RCC_GCFGR_AHBPS_DIV1。 /* PCLK2 = HCLK */PCLK1=72M RCCGCFGR |= (uint32_t)RCC_GCFGR_APB2PS_DIV1。 /* PCLK1 = HCLK */RCCGCFGR |= (uint32_t)RCC_GCFGR_APB1PS_DIV1。在3205 A版的芯片中，USART1的波特率會受到PCLK1的影響，如果不把PCLK1改為HCLK不分頻，會出現(xiàn)實際得到的串口波特率與預期不符，也即出現(xiàn)串口通訊亂碼現(xiàn)象。以上只是客戶常用的模塊的軟件移植說明，可能還不夠全面，歡迎大家積極補充。
公司管理相關推薦
鄂ICP備17016276號-1