ddr3布局布線規(guī)則與實例-資料下載頁
2025-04-07 05:31本頁面
【正文】 體設(shè)計請參看圖 19 / 20（不合理設(shè)計），圖 21 / 22（合理設(shè)計）。 圖 19 平面層不合理設(shè)計 1 圖 20 平面層不合理設(shè)計 2 圖 21 平面層合理設(shè)計 1 圖 22 平面層不合理設(shè)計 2 7. DDR POWER 布線建議 VREF 布線建議羅列如下： ■ 去耦電容到目標(biāo)引腳的走線保證 30mil（含 30mil）以上。 ■ VREF 網(wǎng)絡(luò)與其他網(wǎng)絡(luò)的的距離應(yīng)保證 25mil 以上。 ■ 如果有條件進(jìn)行包地處理。 ■ 盡量多的應(yīng)用去耦電容，例如 ，并且盡量靠近 CPU 或 DDR 的 VREF 引腳。 ■ VREF 源端放置一個 電容，CPU 和 DDR 間折中放置一個 電容。 VTT（DDR_VTT）布線建議羅列如下，圖 23 / 24 / 25 是 VTT 原理圖： ■ 在總線末端放置終端電阻，在電阻末端布 VTT 電源線。 ■ VTT 走線（最好用局部電源銅皮）要做夠?qū)挘ＷC載流能力。 ■ VTT 電源芯片盡量靠近終端電阻，減小回路消耗。 ■ 每四個信號間方式 1 個或 2 個 去耦電容，減小對 VTT 的干擾。 ■ VTT 電源走線（或銅皮）處應(yīng)放置 10~22uF 的大電容，且保證 2 個以上。 圖 23DDR_VTT 終端電阻及去耦電容原理圖 1 圖 24DDR_VTT 終端電阻及去耦電容原理圖 2 圖 25DDR_VTT 終端電阻及去耦電容原理圖 3 8. 參考 Hardware Development Guide for 6Quad, 6Dual, 6DualLite, 6Solo Families of Applications Processors 24 / 24
公司管理相關(guān)推薦
鄂ICP備17016276號-1