【正文】 條輸出指令才能完成10位或12位的數(shù)據(jù)轉(zhuǎn)換？答:因?yàn)樵谑褂脙?nèi)部不帶數(shù)據(jù)寄存器的DAC時(shí)，常常需要在DAC前面增加數(shù)據(jù)緩沖器，用來(lái)鎖存CPU通過(guò)數(shù)據(jù)總線發(fā)出的數(shù)字。如果總線為8位，而DAC超過(guò)8位（例如10位或12位）時(shí)，CPU必須分2次才能把控制數(shù)字送入數(shù)據(jù)緩沖器，例如先送數(shù)據(jù)的低8位，然后送剩下的高位，因此需要執(zhí)行2條輸出指令。另外，為了避免DAC在得到局部輸入時(shí)，其輸出端輸出并不是最后結(jié)果的模擬量，通常采用2級(jí)數(shù)據(jù)緩存結(jié)構(gòu)，相應(yīng)地CPU也需要再增加執(zhí)行一次輸出指令，使在第一級(jí)緩沖器中鎖存的數(shù)據(jù)經(jīng)第二級(jí)緩沖器后能一次加到DAC輸入端。第三條輸出指令僅僅是使第二級(jí)緩沖器得到一個(gè)選通信號(hào)。10． 已知某DAC的輸入為12位二進(jìn)制數(shù)，滿刻度輸出電壓Vom=10V，試求最小分辨率電壓VLSB和分辨率。答:12位D/A的分辨率最小分辨率電壓VLSB11． 已知某DAC的最小分辨電壓VLSB=5mV，滿刻度輸出電壓Vom=10V，試求該電路輸入二進(jìn)制數(shù)字量的位數(shù)n應(yīng)是多少？答: 12. A/D轉(zhuǎn)換器和微機(jī)接口中的關(guān)鍵問(wèn)題有哪些？答: A/D轉(zhuǎn)換器和微機(jī)接口時(shí)的關(guān)鍵問(wèn)題主要有6個(gè)。① A/D轉(zhuǎn)換器輸出和CPU的接口方式，主要有2種連接方式：一種是A/D芯片輸出端直接和系統(tǒng)總線相連；另一種是A/D芯片輸出端通過(guò)接口電路和總線相連。② A/D轉(zhuǎn)換器的分辨率和微機(jī)數(shù)據(jù)總線的位數(shù)匹配：當(dāng)10位以上的A/D轉(zhuǎn)換器和8位數(shù)據(jù)總線連接時(shí)，由于數(shù)據(jù)要按字節(jié)分時(shí)讀出，因此從8位數(shù)據(jù)線上需分2次來(lái)讀取轉(zhuǎn)換的數(shù)據(jù)。設(shè)計(jì)接口時(shí)，數(shù)據(jù)寄存器要增加讀寫(xiě)控制邏輯。③ A/D轉(zhuǎn)換的時(shí)間和CPU的時(shí)間配合問(wèn)題：要注意A/D轉(zhuǎn)換的啟動(dòng)方式，通常啟動(dòng)信號(hào)分為電平控制啟動(dòng)和脈沖啟動(dòng)兩種。其中又有不同的極性要求。還要注意轉(zhuǎn)換后信號(hào)的處理。④A/D的控制和狀態(tài)信號(hào)。因?yàn)锳/D轉(zhuǎn)換器的控制和狀態(tài)信號(hào)的類(lèi)型與特征對(duì)接口有很大影響，在設(shè)計(jì)時(shí)必須要注意分析控制和狀態(tài)信號(hào)的使用條件。⑤ 輸入模擬電壓的連接，特別是多路模擬電壓的切換控制。 ⑥ 接地問(wèn)題，為了減輕數(shù)字信號(hào)脈沖對(duì)模擬信號(hào)的干擾，數(shù)字地和模擬地要正確連接。13. A/D轉(zhuǎn)換器為什么要進(jìn)行采樣？采樣頻率應(yīng)根據(jù)什么選定？答:因?yàn)楸晦D(zhuǎn)換的模擬信號(hào)在時(shí)間上是連續(xù)的，瞬時(shí)值有無(wú)限多個(gè)，轉(zhuǎn)換過(guò)程需要一定的時(shí)間，不可能把每一個(gè)瞬時(shí)值都一一轉(zhuǎn)換成模擬量。因此對(duì)連續(xù)變化的模擬量要按一定的規(guī)律和周期取出其中的某一瞬時(shí)值，這個(gè)過(guò)程就是將模擬量離散化，稱之為采樣，采樣以后用若干個(gè)離散的瞬時(shí)值來(lái)表示原來(lái)的模擬量。 通常為了使A/D輸出信號(hào)經(jīng)過(guò)D/A還原后能更好地反映輸入模擬信號(hào)的變化，根據(jù)采樣定理，采樣頻率一般要高于或至少等于輸入信號(hào)中最高頻率分量的2倍，就可以使被采樣的信號(hào)能夠代表原始的輸入信號(hào)。在輸入信號(hào)頻率不是太高的實(shí)際應(yīng)用中，一般取采樣頻率為最高頻率的4~8倍。14. 若ADC輸入模擬電壓信號(hào)的最高頻率位20KHz，取樣頻率的下限是多少？完成一次A/D轉(zhuǎn)換時(shí)間的上限是多少？答:取樣頻率的下限為20kHZ2=40 kHZ 完成一次轉(zhuǎn)換的最長(zhǎng)時(shí)間是15. 雙積分式ADC電路中的計(jì)數(shù)器是十進(jìn)制的，最大計(jì)數(shù)容量N=(1000)10，時(shí)鐘脈沖頻率為5KHz，完成一次轉(zhuǎn)換最長(zhǎng)需要多少時(shí)間？答:由于雙積分式A/D的工作模式是固定時(shí)間正向積分、固定斜率反向積分。正向積分與反向積分的切換是由正向積分開(kāi)始時(shí)計(jì)數(shù)器從0計(jì)數(shù)到計(jì)滿后產(chǎn)生的溢出信號(hào)控制，較高的反極性的基準(zhǔn)電壓進(jìn)入積分器反向積分（因?yàn)榉聪蛐甭手荡笥谡蛐甭手?，一般反向積分時(shí)間要小于正向積分時(shí)間），計(jì)數(shù)器再次從0開(kāi)始計(jì)數(shù)，直至反向積分至0時(shí)停止計(jì)數(shù)，此時(shí)的計(jì)數(shù)值就是對(duì)應(yīng)的輸入量的變換數(shù)字量。因此完成一次轉(zhuǎn)換的最長(zhǎng)時(shí)間不大于2倍正向積分時(shí)間(即計(jì)數(shù)器從0到計(jì)滿時(shí)間的2倍)。在該題為。16. 設(shè)被測(cè)溫度的變化范圍為300℃~1000℃，如要求測(cè)量誤差不超過(guò)177。1℃，應(yīng)選用分辨率為多少位的A/D轉(zhuǎn)換器？答:取最大的溫度變化范圍1000O，最小的溫度分辨為1O，這樣只要不少于1000等份就可以。因此可選10位A/D轉(zhuǎn)換器，若它的滿量程是1000O，最小的溫度分辨為習(xí)題與練習(xí)題6第8章 微計(jì)算機(jī)總線1． 采用一種總線標(biāo)準(zhǔn)進(jìn)行微型計(jì)算機(jī)的硬件結(jié)構(gòu)設(shè)計(jì)具有什么優(yōu)點(diǎn)？答：為適應(yīng)用戶不斷變化的要求，微機(jī)系統(tǒng)設(shè)計(jì)必須采用模塊化設(shè)計(jì)，不同的模塊組合形成一定的功能。模塊之間的連接關(guān)系采用標(biāo)準(zhǔn)的總線結(jié)構(gòu)可使不同功能的模塊便于互連，兼容性好、生命周期長(zhǎng)。模塊采用標(biāo)準(zhǔn)化總線結(jié)構(gòu)設(shè)計(jì)可使模塊的生產(chǎn)供應(yīng)規(guī)?；?、多元化、價(jià)格低、有利于用戶。2． 一個(gè)總線的技術(shù)規(guī)范應(yīng)包括哪些部分？答：總線技術(shù)規(guī)范應(yīng)包括：(1)機(jī)械結(jié)構(gòu)規(guī)范：模塊尺寸、總線插頭插座形式與結(jié)點(diǎn)數(shù)以及模塊與插頭插座的機(jī)械定位。(2)功能規(guī)范：總線信號(hào)名稱、功能以及相互作用的協(xié)議。(3)電氣規(guī)范：總線中每個(gè)信號(hào)工作時(shí)的有效電平、動(dòng)態(tài)轉(zhuǎn)換時(shí)間、負(fù)載能力以及電氣性能的額定值與最大值。3． 總線的定義是什么？簡(jiǎn)述總線的發(fā)展過(guò)程。答：總線就是兩個(gè)以上模塊(或子系統(tǒng))間傳送信息的公共通道，通過(guò)它模塊間可進(jìn)行數(shù)據(jù)、地址碼及命令的傳輸。最早的標(biāo)準(zhǔn)化總線是S100總線(1975)，80年代初IBM PC/XT個(gè)人計(jì)算機(jī)采用8位ISA總線，之后又在IBM PC/AT機(jī)上推出16位ISA總線。隨著外設(shè)接口對(duì)總線性能要求的不斷提高，出現(xiàn)了EISA總線及PCI總線。PCI總線目前已被個(gè)人計(jì)算機(jī)廣泛采用，成為新的工業(yè)標(biāo)準(zhǔn)。4． 微型計(jì)算機(jī)系統(tǒng)總線由哪三部分組成？它們各自的功能是什么？答：由地址總線、數(shù)據(jù)總線和控制總線三部分組成。地址總線用于指出數(shù)據(jù)的來(lái)源或去向；數(shù)據(jù)總線提供了模塊間數(shù)據(jù)傳輸?shù)穆窂?；控制總線用來(lái)傳送各種控制信號(hào)以便控制數(shù)據(jù)、地址總線的操作及使用。5． 擴(kuò)充總線的作用是什么？它與系統(tǒng)總線的關(guān)系是什么？答：擴(kuò)充總線是將許多I/O接口連接在一起，集中起來(lái)經(jīng)橋接電路與系統(tǒng)總線相連，減輕系統(tǒng)總線的負(fù)載，提高系統(tǒng)性能。系統(tǒng)總線與擴(kuò)充總線的之間有專(zhuān)門(mén)的連接電路，它們各自工作在不同的頻寬下，可適應(yīng)不同工作速度的模塊的需要。6． 為什么要引入局部總線？它的特點(diǎn)是什么？答：早期的擴(kuò)充總線(ISA總線)工作頻率低，不能滿足象圖形、視頻、網(wǎng)絡(luò)接口等高數(shù)據(jù)傳輸率I/O設(shè)備的要求。在處理器的系統(tǒng)總線與傳統(tǒng)擴(kuò)充總線之間插入一個(gè)總線層次，它的頻率高于傳統(tǒng)擴(kuò)充總線，專(zhuān)門(mén)連接高速I(mǎi)/O設(shè)備，滿足它們對(duì)傳輸速率的要求。這一層次的總線就是局部總線。局部總線與系統(tǒng)總線經(jīng)橋接器相連，局部總線與傳統(tǒng)擴(kuò)充總線也經(jīng)橋接器相連，三個(gè)層次的總線相互隔開(kāi)，各自工作在不同的頻寬上，適應(yīng)不同模塊的需要。7． 總線定時(shí)協(xié)議分哪幾種？各有什么特點(diǎn)？答：總線有三種定時(shí)方法。(1)同步定時(shí)，信息傳輸由公共時(shí)鐘控制，總線信號(hào)中包括一個(gè)時(shí)鐘信號(hào)，各模塊上所有的操作都在時(shí)鐘開(kāi)始時(shí)啟動(dòng)。(2)異步定時(shí)，信息的傳輸?shù)牟僮骶稍椿蚰康牡奶囟ㄐ盘?hào)跳變所確定，總線上每一個(gè)操作的發(fā)生均取決于前一個(gè)操作的發(fā)生，總線操作過(guò)程不用公共時(shí)鐘來(lái)同步。(3)半同步定時(shí)，總線上各操作之間的時(shí)間間隔可以變化，但這個(gè)變化只允許為公共時(shí)鐘周期的整數(shù)倍，信號(hào)的出現(xiàn)，采樣和結(jié)束以公共時(shí)鐘為基礎(chǔ)。8． 總線上數(shù)據(jù)傳輸分哪幾種類(lèi)型？各有什么特點(diǎn)？答：分單周期方式和突發(fā)方式兩種。在單周期方式中，每個(gè)總線周期只傳送一個(gè)數(shù)據(jù)。在突發(fā)方式下，占用一次總線要進(jìn)行多個(gè)數(shù)據(jù)的傳輸，源模塊發(fā)出首地址去訪問(wèn)目的模塊的數(shù)據(jù)1，以后的數(shù)據(jù)是在首地址的基礎(chǔ)上按一定的規(guī)則去尋址目地模塊。9． 總線的指標(biāo)有哪幾項(xiàng)，它工作時(shí)一般由哪幾個(gè)過(guò)程組成？答：總線的指標(biāo)有(1)總線寬度，一次總線操作可以傳輸?shù)臄?shù)據(jù)位數(shù)；(2)總線工作頻率，總線上基本定時(shí)時(shí)鐘的頻率，它代表總線操作的最高頻率；(3)單個(gè)數(shù)據(jù)傳輸所用時(shí)鐘周期數(shù)?？偩€上信息傳輸過(guò)程可分解為：(1)請(qǐng)求總線；(2)總線裁決；(3)尋址；(4)數(shù)據(jù)傳送；(5)錯(cuò)誤檢查。10． 為什么要進(jìn)行總線仲裁？答：總線結(jié)構(gòu)的特點(diǎn)是，一個(gè)傳送信息的公共通路總線為多個(gè)模塊共同使用。但在某一時(shí)刻，只能允許一個(gè)主模塊使用總線進(jìn)行數(shù)據(jù)傳輸。當(dāng)有多個(gè)主模塊要占用總線進(jìn)行數(shù)據(jù)傳輸時(shí)，要有一個(gè)總線的請(qǐng)求及轉(zhuǎn)交的過(guò)程，首先按一定規(guī)則進(jìn)行總線使用權(quán)的仲裁，把總線的使用權(quán)交給優(yōu)先級(jí)最高的請(qǐng)求者。11． 為什么集中式總線仲裁方式優(yōu)于菊花鏈?zhǔn)?？答：菊花鏈?zhǔn)綖榇锌偩€仲裁邏輯，離處理器較遠(yuǎn)的主模塊因前級(jí)主模塊的占用而在較長(zhǎng)時(shí)間內(nèi)得不到響應(yīng)，優(yōu)先權(quán)的級(jí)別與邏輯上級(jí)連位置有關(guān)，因此靈活性差，缺少公平性。集中式為并行總線仲裁邏輯，請(qǐng)求與響應(yīng)信號(hào)都是獨(dú)立與仲裁邏輯相連，優(yōu)先級(jí)的處理可采用多種方式，不至因?yàn)槟硞€(gè)請(qǐng)求設(shè)備的故障而造成整個(gè)仲裁邏輯的癱瘓，靈活性好。12． ISA總線信號(hào)分為多少組，它的主要功能是什么？答：分為總線基本信號(hào)、總線訪問(wèn)信號(hào)及總線控制信號(hào)?？偩€基本信號(hào)主要用來(lái)提供基本定時(shí)時(shí)鐘、系統(tǒng)復(fù)位、電源和地信號(hào)?？偩€訪問(wèn)信號(hào)主要用來(lái)提供對(duì)總線目標(biāo)模塊訪問(wèn)的地址、數(shù)據(jù)、訪問(wèn)應(yīng)答控制信號(hào)?？偩€控制信號(hào)的主要功能是提供中斷、DMA處理時(shí)的請(qǐng)求及響應(yīng)信號(hào)以及擴(kuò)展模塊主控狀態(tài)的確定信號(hào)。13． ISA 16位總線是在ISA 8位總線基礎(chǔ)上擴(kuò)充了哪些信號(hào)而形成的？答：ISA 16位總線在ISA 8位總線基礎(chǔ)上把數(shù)據(jù)線由8位擴(kuò)充到16位，把地址線由20位擴(kuò)充到24位；還擴(kuò)充了中斷請(qǐng)求信號(hào)、DMA請(qǐng)求與響應(yīng)信號(hào)；還增加了16位數(shù)據(jù)訪問(wèn)的控制信號(hào)等。14．PCI總線訪問(wèn)時(shí)，怎樣的信號(hào)組合啟動(dòng)一個(gè)總線的訪問(wèn)周期，又怎樣結(jié)束一個(gè)訪問(wèn)周期？答：PCI總線上的主設(shè)備取得總線控制權(quán)以后，在CLK1期間發(fā)出FRAME有效信號(hào)、要訪問(wèn)的從設(shè)備的地址信號(hào)及操作類(lèi)型的命令字，從而啟動(dòng)了一個(gè)總線訪問(wèn)周期。結(jié)束一個(gè)訪問(wèn)周期是通過(guò)使FRAME信號(hào)變?yōu)闊o(wú)效且保持主設(shè)備準(zhǔn)備就緒信號(hào)IRDY為有效，完成最后的數(shù)據(jù)傳送后結(jié)束這個(gè)總線操作。此外用STOP信號(hào)從設(shè)備可以主動(dòng)仃止數(shù)據(jù)訪問(wèn)周期。第9章 先進(jìn)微處理器介紹1． 提高微處理器性能的途徑有哪些？答：(1)提高芯片內(nèi)部時(shí)鐘的工作頻率；(2)增加芯片數(shù)據(jù)總線的寬度，提高微處理器與片外傳送數(shù)據(jù)或指令代碼的速率，同時(shí)片內(nèi)的數(shù)據(jù)路徑也必然加寬，內(nèi)部的數(shù)據(jù)處理速度會(huì)加快。(3)采用能夠并行執(zhí)行指令的微體系結(jié)構(gòu)及其它相關(guān)技術(shù)。2． 提高微處理器內(nèi)部執(zhí)行的并行性有哪些措施？答：(1)采用超級(jí)流水線技術(shù)。把指令執(zhí)行的過(guò)程分成很多級(jí)，各級(jí)所對(duì)應(yīng)的操作可并行進(jìn)行，即多條指令在同一時(shí)刻完成不同級(jí)的操作，實(shí)現(xiàn)了指令的并行執(zhí)行。流水線級(jí)分的越多，可并行執(zhí)行的指令條數(shù)也越多。(2)采用超標(biāo)量技術(shù)。在芯片內(nèi)部設(shè)置多重功能相同或接近的功能部件，同一時(shí)刻可向多個(gè)功能部件分派指令去流水執(zhí)行，實(shí)現(xiàn)了指令執(zhí)行的并行化。3． 奔騰微處理器采用什么技術(shù)來(lái)提高指令執(zhí)行的效率？答：第一代奔騰微處理器采用了超標(biāo)量結(jié)構(gòu)來(lái)提高指令執(zhí)行的效率。它內(nèi)部設(shè)有兩條流水線，一個(gè)時(shí)鐘周期內(nèi)可發(fā)射兩條整數(shù)指令給兩條流水線去執(zhí)行，另外還有一個(gè)浮點(diǎn)部件可執(zhí)行浮點(diǎn)指令。這種多重功能部件的結(jié)構(gòu)就是一種超標(biāo)量的結(jié)構(gòu)。4．高能奔騰微處理器與第一代奔騰微處理器相比，采取了哪幾種主要的技術(shù)措施來(lái)進(jìn)一步提高性能？答：(1)采用了RISC的設(shè)計(jì)概念。高能奔騰把X86指令轉(zhuǎn)換成多個(gè)較小且易執(zhí)行的指令，這些轉(zhuǎn)換后的指令是三操作數(shù)格式，內(nèi)部設(shè)置大量物理寄存器，這是RISC結(jié)構(gòu)的特點(diǎn)，可以提高指令執(zhí)行的效率。(2)采用超級(jí)流水線與超標(biāo)量技術(shù)，處理器具有較高的吞吐率，處理器工作頻率盡可能提高，增加了指令執(zhí)行的并行度，性能有明顯的改善。(3)采用動(dòng)態(tài)執(zhí)行技術(shù)，處理器對(duì)指令的執(zhí)行進(jìn)行調(diào)度，打破原有指令順序，對(duì)以后指令執(zhí)行的順序進(jìn)行預(yù)測(cè)，形成最佳執(zhí)行順序來(lái)達(dá)到最高的指令執(zhí)行并行度，避免因分支或數(shù)據(jù)相關(guān)等因素對(duì)指令執(zhí)行的并行性所產(chǎn)生的影響。