【正文】 P3． 7——RD 外部數(shù)據(jù)存儲器 或 I/O端口 讀選通 。 布爾（位）處理器 ?一個完整的一位微計算機，它具有自已的 CPU、寄存器、 I/O、存儲器和指令集。一位機在開關決策、邏輯電路仿真和實時控制方面非常有效。 ? 位處理器系統(tǒng)包括以下幾個功能部件： ⑴ 位累加器：借用進位標志位 CY。 在布爾運算中 CY是數(shù)據(jù)源之一 ， 又是運算結果的存放處 ， 位數(shù)據(jù)傳送的中心 。 根據(jù) CY的狀態(tài)實現(xiàn)程序條件轉移： JC rel、 JNC rel。 ⑵ 位尋址的 RAM： 內部 RAM位尋址區(qū)中的 0～ 127位(20H～ 2FH)。 ⑶ 位尋址的寄存器：特殊功能寄存器 （ SFR） 中的可以位尋址的位 。 ⑷ 位尋址的 I/O口：并行 I/O口中的可以位尋址的位(如 )。 ⑸ 位操作指令系統(tǒng)：位操作指令可實現(xiàn)對位的置位 、清 0、 取反 、 位狀態(tài)判跳 、 傳送 、 位邏輯運算 、 位輸入 /輸出等操作 。 共有 4種工作方式 ● 復位 ● 程序執(zhí)行 ● 低功耗 ● 編程和校驗。 80C51單片微機的工作方式 ⒈ 復位操作 主要功能是把 PC初始化為 0000H， 使單片微機從0000H單元開始執(zhí)行程序 。 當由于程序運行出錯或操作錯誤使系統(tǒng)處于死鎖狀態(tài)時 ， 為擺脫困境 ， 可以按復位鍵以重新啟動 ， 也可以通過監(jiān)視定時器來強迫復位 。 復位方式 除 PC之外，復位操作還對其它一些特殊功能寄存器有影響，它們的復位狀態(tài)見 表 2–6。 復位操作還對單片微機的個別引腳信號有影響。例如在復位期間， ALE和 PSEN信號變?yōu)闊o效狀態(tài)，即 ALE=l， PSEN =l。 ⒉ 復位信號及其產生 ⑴ 復位信號 RST引腳是復位信號的輸入端 。 復位信號是高電平有效 ，其有效時間應持續(xù) 24個振蕩周期 (即 2個機器周期 ) 以上 。 若使用頻率為 6MHz的晶振 ， 則復位信號應持續(xù) 4181。s 以上 。產生復位信號的電路邏輯圖如 圖 2－ 15所示 。 整個復位電路包括芯片內 、 外兩部分 。 外部電路產生的復位信號 （ RST） 送施密特觸發(fā)器 ， 再由片內復位電路在每個機器周期的 S5P2時刻對施密特觸發(fā)器的輸出進行采樣 ， 然后才能得到內部復位操作所需要的信號 。 復位操作有上電自動復位 、 按鍵電平復位和外部脈沖復位三種方式 ， 示于 圖 216中 單片微機的基本工作方式。 復位后 PC＝ 0000H，程序執(zhí)行總是從 0000H開始的。 一般在 0000H開始的單元中存放一條無條件轉移指令，跳轉到實際主程序的入口去執(zhí)行。 比如： ORG 0000H SJMP MAIN ；轉主程序 程序執(zhí)行方式 80C51有兩種低功耗方式，即待機方式和掉電保護方式。待機方式和掉電保護方式時涉及的硬件如 圖 2－ 17所示。 待機方式和掉電保護方式都是由 PCON的有關位來控制的 。 低功耗工作方式 SMOD：波特率倍增位，在串行通訊時使用。 GF GF0：通信標志位 0。 WLF：看門狗定時器 T3重裝標志位 。 PD：掉電方位式 ， PD＝ 1， 則進入掉電方式 。 IDL：待機方式位， IDL＝ 1，則進入待機方式。 若 PD和 IDL同時為 1，則先激活掉電方式。 SMOD － － － GF1 GF0 PD IDL 電源控制及波特率選擇寄存器 PCON ⑴ 使用指令使 PCON寄存器 IDL位置 1，則 80C51進入待機方式 由 圖 217中可看出這時振蕩器仍然運行，并向中斷邏輯、串行口和定時器 /計數(shù)器電路提供時鐘，中斷功能繼續(xù)存在 。 ?向 CPU提供時鐘的電路被阻斷， CPU不能工作，與 CPU有關的如 SP、 PC、 PSW、 ACC以及全部通用寄存器都被凍結在原狀態(tài)。 ⒈ 待機方式 ⑵ 可以采用中斷方式或硬件復位來退出待機方式 。 在待機方式下 ， 若產生一個外部中斷請求信號 ，在單片微機響應中斷的同時 ， （ IDL位 ）被硬件自動清 “ 0’， 單片微機就退出待機方式而進入正常工作方式 。 在中斷服務程序中安排一條 RETI指令 ， 就可以使單片微機恢復正常工作 ， 從設置待機方式指令的下一條指令開始繼續(xù)執(zhí)行程序 。 ⒉ 掉 電保護方式 ⑴ PCON寄存器的 PD位控制單片微機進入掉電保護方式。 當 80C51檢測到電源故障時，除進行信息保護外，還應把 “ 1’，使之進入掉電保護方式。 單片微機一切工作都停止，只有內部 RAM單元的內容被保護。 ⑵ 只能依靠復位退出掉電保護方式。 80C51備用電源由 Vcc端引入 。 當 Vcc恢復正常后 ， 只要硬件復位信號維持 10ms， 就能使單片微機退出掉電保護方式 ， CPU則從進入待機方式的下一條指令開始重新執(zhí)行程序 。 在待機和掉電保護期間引腳的狀態(tài)見 表 2－ 7。 當電源電壓為 5V， 時鐘頻率為 12MHz時 ， 80C51正常運行時電源電流為 20mA。 休閑方式時 ， 電源電流降為 5mA， 掉電方式時 ， 電源電流降為 75μA。 可見低功耗控制對降低功耗是非常有效的 。 對于片內具有 EPROM型程序存儲器的 87C51(87C52) 和片內具有閃速存儲器的 89C51 (89C52) 、 78E51 (78E52) 等單片微機可以通過編程來修改程序存儲器中的程序。 89C51內部有一個 4KB的 Flash PEROM。編程接口可接收高電壓 (12V) 或低電壓 (VCC) 的允許編程信號。低電壓編程方式可以很方便的與 89C51內的用戶系統(tǒng)進行編程；而高壓編程方式則可與通用的 EPROM編程器兼容。對于這兩種編程方式的芯片面上的型號和片內特征字節(jié)的內容不同。 ⒈ 閃速存儲器編程方式 表 28列出了 89C51閃速存儲器的編程、校驗、寫鎖定位等時的邏輯電平。 編程方式 注意：⑴ 根據(jù)特征字節(jié) (地址為 032H) 的內容選擇合適的編程電壓 (VPP=12V或 5V) ⑵ 片擦除操作時，要求 PROG的脈沖寬度為 10ms。 ⒉ 閃速存儲器編程 ⑴ 在對 89C51編程前，地址、數(shù)據(jù)、控制信號必須按 表 28和 圖 218設置。 對 89C51的編程的步驟如下： ? 在地址線上輸入要編程存儲器單元地址 。 ? 在數(shù)據(jù)線上輸入要寫入的數(shù)據(jù) 。 ? 按 圖 219的要求輸出編程和校驗的時序 。 ? 對于高壓編程模式 ， 將 EA/VPP升至 12V。 對 89C51的編程的步驟如下： ? 在地址線上輸入要編程存儲器單元地址 。 ? 在數(shù)據(jù)線上輸入要寫入的數(shù)據(jù) 。 ? 按 圖 219的要求輸出編程和校驗的時序 。 ? 對于高壓編程模式 ， 將 EA/VPP升至 12V。 每對 Flash存儲陣列寫入一個字節(jié)或每寫入一個程序加密位，要向 ALE/PROG輸出一個編程脈沖。 ? 改變地址和數(shù)據(jù)，重復以上幾步操作，直至目標程序(OBJ文件 ) 結束。 字節(jié)寫周期是自動定時的，一般不超過 ⑵ 查詢數(shù)據(jù) 89C51可以通過數(shù)據(jù)查詢來檢測一個寫周期是否結束。若數(shù)據(jù)未寫完，則從 到的是該數(shù)據(jù)的最高位的反碼。當寫周期結束后，讀出值即為寫入值。 ⑶ 準備好 /忙 (RDY/BSY) 信號 從 圖 219中可看出，編程期間 ALE/PROG為高電平后， 引腳被拉成低電平，表示 BUSY，編程結束后， ALE/PROG為低電平，表示 READY 。 ⑷ 編程校驗 如果鎖定位 LB1和 LB2沒有被編程，代碼數(shù)據(jù)則可讀回，用來校驗。鎖定位不能直接被校驗，只能通過觀察它們的功能是否被允許而間接得到證實。 ⑸ 芯片擦除 通過正確的控制信號的組合，并保持 ALE/PROG引腳脈沖寬度 (低電平 ) 約 10ms，則可對 EPROM陣列和三個鎖定位進行電擦除，擦除后代碼陣列全為“ 1” 。注意，在對程序存儲器進行重新編程前必須執(zhí)行片擦除操作。 ⑹ 讀特征字節(jié) 89C51單片微機內有三個特征字節(jié)，地址為 030H、 031H和032H，分別用來指示該器件的生產廠商、型號和編程電壓。 ( 030H)=1EH 表示 ATMEL公司生產。 (031H)=51H 表示型號為 89C51 =61H 表示型號為 89LV51 (032H)=FFH 表示編程電壓為 12V =05H 表示編程電壓為 5V END 圖 2–1 80C51的內部結構圖 圖 2–2 80C51/80C52的封裝及邏輯圖 圖 2–2 80C51/80C52的封裝及邏輯圖 圖 2–3 非總線型單片微機引腳示意圖 圖 2–4 指令寄存器和指令譯碼器 圖 2–5 算術邏輯運算單元 ALU 圖 2–6 80C51單片微機的時鐘電路 圖 2–7 振蕩器的結構和振蕩電路原理 圖 2–8 80C51單片微機指令時序 圖 2–9 80C51單片微機存儲器映象圖 圖 2–10 片內數(shù)據(jù)存儲器各部分地址空間分布圖 圖 2－ 11 P0口位結構原理圖 圖 2–12 P1口位結構原理圖 圖 2－ 13 P2口位結構原理圖 圖 2–14 P3口位結構原理圖 圖 2–15 復位電路結構圖 圖 2–16 復位電路 圖 2–17 80C51單片微機低功耗方式的內部結構 圖 2–18 89C51的閃速存儲器編程和校驗 表 2–1 工作寄存器組 RS1 RS0 組號 寄存器 R0～R7地址 0 0 0組 00H～ 07H 0 1 1組 08H～ 0FH 1 0 2組 10H～ 17H 1 1 3組 18H～ 1FH 表 2–2 字節(jié)地址和位地址的關系 表 2–3 特殊功能寄存器 SFR的名稱和地址 表 2–4 特殊功能寄存器 (SFR)的位地址 表 2－ 5 80C51并行 I/O接口的異同 表 2–6 特殊功能寄存器 SFR的復位狀態(tài) 表 2–7 待機和掉電保護方式時引腳狀態(tài) 表 2–8 89C51閃速存儲器的編程方式