【正文】 0 0 0 中斷響應(yīng) 0 0 1 讀 I/O端口 0 1 0 寫 I/O端口 0 1 1 暫停 無 1 0 0 取指令 1 0 1 讀存儲(chǔ)器 1 1 0 寫存儲(chǔ)器 1 1 1 無源狀態(tài) 無 2S 1S 0SINTAIORCI O W C A I O W C、MRDCMRDCN W T C A M W C、101120 8288引腳信號(hào)說明 ? 狀態(tài)輸入信號(hào)： S S S0用于接收 CPU的狀態(tài)信息。 ? 控制輸入信號(hào)： ? CLK：系統(tǒng)時(shí)鐘輸入引腳，使得 8288與 CPU及整個(gè)系統(tǒng)同步。 ? AEN：芯片工作允許，低電平有效。多處理器系統(tǒng)中由總線仲裁器控制8288工作。單處理器中， AEN直接接地。 ? CEN：片選信號(hào)， CEN為高電平允許 8288工作，否則 禁止工作。 ? IOB： 工作方式選擇， IOB接地， 8288為單處理器工作方式； IOB接 +5V，為多處理器工作方式。 102120 8288引腳信號(hào)說明 ? 控制輸出信號(hào)： ? ALE、 DT/R、 DEN：與最小模式下信號(hào)類同，用于鎖存地址和數(shù)據(jù)總線緩沖。僅 DEN極性相反。 ? MCE/PDEN：總線主模塊級(jí)聯(lián)允許 /外設(shè)數(shù)據(jù)允許 ? 單處理器工作時(shí)為 MCE，用于控制主從方式時(shí)工作芯片間的協(xié)調(diào)工作。 ? 多處理器系統(tǒng)中為 PDEN，作為數(shù)據(jù)總線收發(fā)器的開啟信號(hào)。 103120 ? 輸出命令信號(hào) ? MRDC ：讀存儲(chǔ)器，用來通知存儲(chǔ)器將所尋址的存儲(chǔ)器單元中的數(shù)據(jù)送到數(shù)據(jù)總線上。 ? MWTC：寫存儲(chǔ)器，用來通知存儲(chǔ)器接收數(shù)據(jù)總線上的數(shù)據(jù)，并將數(shù)據(jù)寫入所尋址的單元中。 ? IORC：讀 I/O口，用來通知 I/O接口將所尋址的端口中的數(shù)據(jù)送到數(shù)據(jù)總線。 ? IOWC：寫 I/O口， 用來通知 I/O接口接收數(shù)據(jù)總線上的數(shù)據(jù)，并將數(shù)據(jù)送到所尋址的端口中。 104120 ? 輸出命令信號(hào) ? AMWC：提前寫存儲(chǔ)器命令，功能與 MWTC完全一樣，只是比 MWTC命令提前一個(gè)時(shí)鐘周期發(fā)出。 ? AIOWC：提前寫 I/O口命令，功能與 IOWC完全一樣，只是比 IOWC命令提前一個(gè)時(shí)鐘周期發(fā)出。 ? AMWC和 AIOWC命令是為了讓一些較慢的設(shè)備或存儲(chǔ)器能夠得到一個(gè)額外的時(shí)鐘周期去執(zhí)行寫入操作。 ? INTA：可屏蔽中斷響應(yīng)信號(hào)，與最小模式下含義相同。 105120 8086CPU內(nèi)部時(shí)序 、總線周期和指令周期 計(jì)算機(jī)在時(shí)鐘脈沖 CLK統(tǒng)一 控制下一個(gè)節(jié)拍一個(gè)節(jié)拍地工作。 （ 1）時(shí)鐘周期 T（ T狀態(tài)） 時(shí)鐘脈沖的一個(gè)循環(huán)時(shí)間叫做一個(gè) 時(shí)鐘周期 。每個(gè)時(shí)鐘周期 T又稱 為 一個(gè) “狀態(tài)” 。它是 CPU工作 的 最小時(shí)間單位，所有操作都以這個(gè)時(shí)鐘周期為基準(zhǔn)，是計(jì)算機(jī)系統(tǒng)工作速度的重要標(biāo)志。 8086 CPU的時(shí)鐘頻率 f=5MHz， T=200ns 106120 （ 2） 總線周期 CPU完成一次對(duì)存儲(chǔ)器或 I/O端口訪問所占用的時(shí)間。 – 8086的總線周期分為： ? 存儲(chǔ)器讀寫周期 ? I/O端口讀寫周期 ? 中斷響應(yīng)周期 每種類型對(duì)應(yīng)相應(yīng)的總線操作。 – 一個(gè)基本的總線周期由 4個(gè) T狀態(tài)組成： T1， T2， T3， T4，但有時(shí)也會(huì)插入 Tw、 Ti狀態(tài) . – Tw：等待時(shí)鐘周期，在 總線周期的 T3和 T4之間 插入，總線處于等待狀態(tài) – Ti：空閑時(shí)鐘周期，在 兩個(gè)總線周期之間 插入，總線處于空閑狀態(tài)，即 高阻狀態(tài) 。 107120 （ 3）指令周期 ? 執(zhí)行一條指令所需要的時(shí)間稱為 指令周期 。 ? 8086指令周期最短為 2個(gè)時(shí)鐘周期，最長為 200個(gè)時(shí)鐘周期。 T1 T2 Tw T4 Ti Ti T1 總線周期 空閑 周期 T3 108120 2. 總線周期的構(gòu)成 ? T1狀態(tài) ： 8086發(fā)出 ALE地址鎖存脈沖 ? T2狀態(tài) ：打開數(shù)據(jù)收發(fā)器；控制存儲(chǔ)器或 I/O端口的讀 /寫操作。 8086的 AD15~ AD0進(jìn)入高阻態(tài)，以便為輸入 /輸出數(shù)據(jù)做好準(zhǔn)備。 ? T3狀態(tài) ：讀出 /寫入數(shù)據(jù)出現(xiàn)在數(shù)據(jù)總線上，在有些情況下插入等待狀態(tài) Tw。 ? T4狀態(tài) ：數(shù)據(jù)讀入 CPU,為下一總線周期做準(zhǔn)備。 ? Ti狀 態(tài) ： 空閑狀態(tài) 109120 Tw 與 Ti 的應(yīng)用 ? 當(dāng) BIU通過總線訪問存儲(chǔ)器或 I/O端口時(shí)， CPU執(zhí)行總線周期操作。 ? 當(dāng) EU中執(zhí)行指令的時(shí)間較長且無訪問存儲(chǔ)器或 I/O端口的要求而指令流隊(duì)列已滿時(shí)， BIU處于等待狀態(tài)， CPU不執(zhí)行總線周期操作。但此時(shí)時(shí)鐘周期信號(hào)仍然存在， EU仍在時(shí)鐘周期信號(hào)的驅(qū)動(dòng)下工作。就需要在總線周期之間插入總線空閑狀態(tài) TI（ Idle）。在空閑狀態(tài)中， CPU對(duì)總線進(jìn)行空操作，總線上的各種信息都維持前一個(gè)總線周期的狀態(tài)。 ? 等待狀態(tài) Tw 出現(xiàn)在總線周期內(nèi)，說明 BIU在等待慢速存儲(chǔ)器或 I/O 端口準(zhǔn)備數(shù)據(jù)；空閑狀態(tài) TI出現(xiàn)在總線周期之前，說明 BIU在等待 EU的執(zhí)行。 110120 （ 1）系統(tǒng)的啟動(dòng)和復(fù)位 111120 復(fù)位時(shí)各內(nèi)部寄存器的值 當(dāng) RESET信號(hào)變成高電平時(shí)，CPU結(jié)束現(xiàn)行操作，各寄存器復(fù)位成初值，如表所示： 標(biāo)志寄存器 清零 指令指針 IP 0000H CS寄存器 FFFFH DS寄存器 0000H SS寄存器 0000H ES寄存器 0000H 指令隊(duì)列 變空 其他寄存器 0000H 112120 （ 2）最小模式下存儲(chǔ)器讀周期 T1 T2 T3 T4 T1 CLK M/IO BHE AD ALE RD DT/R DEN READY 地址 狀態(tài) 地址 數(shù)據(jù) 15~0 A 19~16 S3~S6 存儲(chǔ)器讀周期時(shí)序 113120 存儲(chǔ)器讀周期時(shí)序說明 – T1開始使 M/IO,DT/R有效，輸出地址信號(hào) A19～ A1 A15～ A0和 BHE信號(hào)，ALE有效 (高電平 )。 – T1上升沿， ALE無效，變?yōu)榈碗娖?,鎖存地址和 BHE。 – T1下降沿（ T2開始） 輸出狀態(tài) S3～ S6， AD15～ AD0浮空， BHE無效，輸出 S7。RD和 DEN信號(hào)有效，打開三態(tài)門讀取數(shù)據(jù)。 – T3上升沿檢測 READY信號(hào)，若 READY為高電平，則下一個(gè)為 T4狀態(tài)；否則插入等待時(shí)鐘周期 Tw 。 – T3下降沿 RD和 DEN無效，數(shù)據(jù)總線浮空。 – T4上升沿 DT/R無效。讀取數(shù)據(jù)時(shí)間 RD或 DEN為 2T=400ns 114120 （ 3）具有等待周期的存儲(chǔ)器讀周期 T1 T2 T3 T4 T1 地址 狀態(tài) 地址 數(shù)據(jù) CLK M/IO A BHE AD ALE RD DT/R DEN READY 15~0 19~16 S3~S6 具有等待周期的存儲(chǔ)器讀周期時(shí)序 TW 時(shí)序說明 ：在 T3上升沿檢測 READY，若為低電平，則下一個(gè) T狀態(tài)為 Tw；若為高電平，則下一個(gè)狀態(tài)為 T4。插入一個(gè) Tw的 RD有效時(shí)間為 3T=600ns 115120 （ 4）最小模式下存儲(chǔ)器寫周期 時(shí)序 說明： T1 T2 T3 T4 T1 地址 狀態(tài) 地址 數(shù)據(jù) CLK M/IO A BHE AD ALE WR DT/R DEN READY 15~0 19~16 S3~S6 存儲(chǔ)器寫周期時(shí)序 ?DT/R為高電平。 ?AD15～ AD0輸出地址后，緊接著輸出數(shù)據(jù)， T4上升沿浮空。 ?T1下降沿輸出寫信號(hào) WR。 116120 （ 5）最小模式下 I/O端口讀時(shí)序 時(shí)序說明：與存儲(chǔ)器讀周期的區(qū)別是 M/IO為低電平，其余均相同。 注： 最小模式下 I/O端口寫時(shí)序與存儲(chǔ)器寫時(shí)序類似，只是 M/IO為低電平。 T1 T2 T3 T4 T1 地址 狀態(tài) 地址 數(shù)據(jù) CLK M/IO A BHE AD ALE RD DT/R DEN READY 15~0 19~16 S3~S6 輸入周期時(shí)序 117120 （ 6）最大模式下讀總線時(shí)序 118120 與最小模式的讀操作的不同 （ 1）開始前， S2~S0全為高電平，其中有低便開始工作。 （ 2） *ALE、 *MROC、 *IORC、 *DT/R、 *DEN由 8288提供 （ 3） *MROC或 *IORC代替了 M/IO及 RD的組合； （ 4）在 T3狀態(tài)讀取數(shù)據(jù)后， S2~S0全部進(jìn)入高阻狀態(tài)，一直維持到 T4狀態(tài)。 （ 5）在 T4狀態(tài)，數(shù)據(jù)從總線上消失， S7~S3進(jìn)入高阻狀態(tài)，而 S2~S0產(chǎn)生新的電平。 119120 （ 7）最大模式下寫總線時(shí)序 120120 （ 8）最小模式下的總線保持 HOLD為高后，在下一個(gè)時(shí)鐘周期的上升沿檢測到。在 T4或 Ti的下降沿使 HLDA為高。