【正文】 0~Q7；由于串口先輸出 D0，因此 Q0~Q7字節(jié)序倒置，對應(yīng) D7~D0 TxD輸出移位脈沖 單片機(jī)串行口工作于方式 0 中原工學(xué)院 信息商務(wù)學(xué)院 2022/2/16 69 通過串行口擴(kuò)展并行輸入輸出接口 通過串行口擴(kuò)展并行輸出接口 ? 單片機(jī)串行口級聯(lián)擴(kuò)展并行輸出接口電路圖 第一個 164的 Q7輸出到第二個 164的數(shù)據(jù)輸入，移位時(shí)鐘共用，可實(shí)現(xiàn)級聯(lián) 中原工學(xué)院 信息商務(wù)學(xué)院 2022/2/16 70 通過串行口擴(kuò)展并行輸入輸出接口 通過串行口擴(kuò)展并行輸入接口 ? 設(shè)計(jì)原理 ? 設(shè)置串行口工作在方式 0（同步移位寄存器），此時(shí)串行口的 TxD輸出移位時(shí)鐘， RxD輸出數(shù)據(jù)； ? 外接一個并行 串行移位寄存器 74LS165實(shí)現(xiàn)并 串變換，可擴(kuò)展出一個 8位的并行輸入端口； ? 74LS165可級聯(lián)擴(kuò)展更大規(guī)模的并行輸入接口。 中原工學(xué)院 信息商務(wù)學(xué)院 2022/2/16 71 通過串行口擴(kuò)展并行輸入輸出接口 通過串行口擴(kuò)展并行輸入接口 ? 單片機(jī)串行口擴(kuò)展并行輸入接口電路圖 RxD輸入數(shù)據(jù) TxD輸出移位脈沖 單片機(jī)串行口工作于方式 0 ，輸出負(fù)脈沖將外部并行輸入鎖存到 165 并行輸入鎖存后，單片機(jī)發(fā)起一次串行口讀字節(jié)操作，即可將外部輸入數(shù)據(jù)移入串行口，存入 SBUF中。注意輸入字節(jié)序同樣倒置 中原工學(xué)院 信息商務(wù)學(xué)院 2022/2/16 72 通過串行口擴(kuò)展并行輸入輸出接口 通過串行口擴(kuò)展并行輸入接口 ? 單片機(jī)串行口級聯(lián)擴(kuò)展并行輸入接口電路圖 遠(yuǎn)端 165的串行數(shù)據(jù)輸出接到近端 165的串行數(shù)據(jù)輸入端 預(yù)置端及移位時(shí)鐘端分別復(fù)接，即實(shí)現(xiàn)輸入級聯(lián) 中原工學(xué)院 信息商務(wù)學(xué)院 2022/2/16 73 通過系統(tǒng)總線擴(kuò)展并行輸入輸出接口 ? 設(shè)計(jì)原理 ? 將鎖存器 /緩沖器連接在單片機(jī)數(shù)據(jù)總線上； ? 使用譯碼電路，保證當(dāng)單片機(jī)使用 MOVX指令讀寫外部存儲器時(shí)產(chǎn)生片選信號，將此片選信號連接到鎖存控制端及緩沖打開端； ? 此時(shí)單片機(jī)將掛接在擴(kuò)展總線上的鎖存器及緩沖器映像為外部 RAM，在執(zhí)行讀寫外部 RAM的 MOVX指令時(shí)控制鎖存及打開三態(tài)緩沖器，實(shí)現(xiàn) CPU和擴(kuò)展端口之間的數(shù)據(jù)交換。 中原工學(xué)院 信息商務(wù)學(xué)院 2022/2/16 74 通過系統(tǒng)總線擴(kuò)展并行輸入輸出接口 ? 單片機(jī)系統(tǒng)總線擴(kuò)展并行輸入輸出接口電路圖 138實(shí)現(xiàn)地址譯碼 RD/WR參與譯碼控制，確保只有在讀寫外部 RAM時(shí)才產(chǎn)生選通信號 輸出端口，地址為0x8000~0x8FFF，MOVX @DPTR,A指令執(zhí)行后 A中的數(shù)據(jù)輸出到 Q0~Q7 輸入端口，地址為0x9000~0x9FFF，MOVX A,@DPTR指令執(zhí)行后INPUT1~8的內(nèi)容經(jīng)數(shù)據(jù)總線讀入 A 中原工學(xué)院 信息商務(wù)學(xué)院 2022/2/16 75 第六章 單片機(jī)輸入輸出接口及系統(tǒng)擴(kuò)展設(shè)計(jì) 單片機(jī) I/O端口模擬時(shí)序 操作擴(kuò)展設(shè)備 中原工學(xué)院 信息商務(wù)學(xué)院 2022/2/16 76 概述 ? 單片機(jī)和擴(kuò)展設(shè)備或芯片之間的接口通常分為并行接口和串行接口兩種； ? 單片機(jī)不可能包括所有種類的接口控制邏輯，因此在設(shè)計(jì)中，通常使用 I/O端口，通過程序控制引腳模擬出符合接口操作要求的時(shí)序來和外部設(shè)備接口； ? 由于串行接口具有占用 I/O資源少、擴(kuò)展方便、靈活，有利于減小器件體積等特點(diǎn)，所以現(xiàn)在越來越多的芯片使用串行總線和 CPU連接； ? 常用的串行接口除了異步串行通信接口之外，還有 I2C總線、 1Wire總線、 SPI串行總線及串行移位寄存器等等； ? 本節(jié)介紹單片機(jī)模擬 I2C串行總線接口時(shí)序的設(shè)計(jì)原理。 中原工學(xué)院 信息商務(wù)學(xué)院 2022/2/16 77 I2C串行總線的基本特點(diǎn) ? I2C（ InterIntegrated Circuit）是 Philips公司推出的串行總線技術(shù)，它是在器件之間實(shí)現(xiàn)同步串行數(shù)據(jù)傳輸?shù)募夹g(shù)，是一種采用兩線制（數(shù)據(jù)線和時(shí)鐘線）通信的標(biāo)準(zhǔn)總線。 中原工學(xué)院 信息商務(wù)學(xué)院 2022/2/16 78 I2C串行總線的基本特點(diǎn) ? I2C總線主要有以下幾個特征： ? 數(shù)據(jù)傳輸只需要兩條通信線：串行數(shù)據(jù)線（ SDA）和串行時(shí)鐘線（ SCL）； ? 總線模式包括主發(fā)送模式、主接收模式、從發(fā)送模式、從接收模式； ? 每個連接到 I2C總線上的器件都必須有唯一的器件地址，通過這個地址，主器件可以對從器件進(jìn)行尋址； ? 存在沖突檢測和仲裁機(jī)制以保證數(shù)據(jù)傳輸?shù)耐暾院头€(wěn)定性。 中原工學(xué)院 信息商務(wù)學(xué)院 2022/2/16 79 I2C串行總線的基本特點(diǎn) ? I2C總線主要有以下幾個特征： ? 傳輸速率高，標(biāo)準(zhǔn)模式下數(shù)據(jù)傳輸速率可達(dá) 100Kbps,快速模式下可達(dá) 400Kbps，高速模式下可達(dá) ； ? 由于總線接口引腳內(nèi)部采用了漏極開路工藝，所以總線上要接上拉電阻。連接到相同總線上的 IC數(shù)量只受到總線最大電容負(fù)載 400pF的限制。 ? I2C總線可極大簡化子系統(tǒng)之間的連接，總線接口驅(qū)動集成在器件中，可最大限度地簡化結(jié)構(gòu)； ? 電路的簡化減少了電路板面積，提高了可靠性，降低了成本； ? 使用 I2C總線有利于促進(jìn)系統(tǒng)的模塊化、標(biāo)準(zhǔn)化設(shè)計(jì)。 中原工學(xué)院 信息商務(wù)學(xué)院 2022/2/16 80 I2C串行總線通信協(xié)議 I2C總線傳輸接口的特性 ? 總線由兩根雙向的數(shù)據(jù)線和時(shí)鐘線構(gòu)成，使用時(shí)必須分別通過上拉電阻接 VCC； ? 接入總線的所有器件的輸出都必須是漏極開路方式； ? I2C總線是一個半雙工、多主器件總線，即總線上可有多個主控器件；當(dāng)器件發(fā)送數(shù)據(jù)時(shí)即為主器件，接收數(shù)據(jù)時(shí)則為從器件； ? I2C總線進(jìn)行數(shù)據(jù)傳送時(shí)，每一位數(shù)據(jù)都與時(shí)鐘脈沖相對應(yīng)，在時(shí)鐘信號高電平期間，數(shù)據(jù)線上必須保持穩(wěn)定的邏輯電平。只有在時(shí)鐘線為低電平時(shí)，才允許數(shù)據(jù)線的電平發(fā)生變化。 中原工學(xué)院 信息商務(wù)學(xué)院 2022/2/16 81 I2C串行總線通信協(xié)議 I2C總線的時(shí)序 ? 一次完整的 I2C總線時(shí)序過程由起始信號、從器件地址信號、應(yīng)答信號 ACK、字節(jié)數(shù)據(jù)信號和停止信號等幾部分組成； (1) 起始和停止信號 ? 在 I2C總線協(xié)議中，起始信號 (S)和停止信號 (P)都是由主器件產(chǎn)生的。起始信號表明一次 I2C總線傳送的開始，停止信號則表明 I2C總線通信結(jié)束； ? 當(dāng) SCL線為高電平時(shí)， SDA線由高電平到低電平的負(fù)跳變被定義為起始信號，而 SDA由低電平到高電平的正跳變?yōu)橥Ｖ剐盘枴? 中原工學(xué)院 信息商務(wù)學(xué)院 2022/2/16 82 I2C串行總線通信協(xié)議 I2C總線的時(shí)序 (1) 起始和停止信號 ? I2C總線起始信號和停止信號的時(shí)序 起 始 信 號 停 止 信 號S C LS D A中原工學(xué)院 信息商務(wù)學(xué)院 2022/2/16 83 I2C串行總線通信協(xié)議 I2C總線的時(shí)序 (2) 器件地址 ? 接入 I2C總線的每一個器件都要有一個唯一的地址。每次發(fā)送器發(fā)出起始信號后，必須接著發(fā)出一個字節(jié)的地址信息，以選取連接在總線上的某一從器件； ? 地址字節(jié)用 “ 從器件地址 +R/W”表示。從器件地址是 7位的器件地址編碼，占用字節(jié)的高 7位 (D7~D1)； D0為讀寫控制位， D0=1，表示后續(xù)操作中，主器件將讀從器件；D0=0，則表示后續(xù)操作中，主器件將寫從器件； ? 7位的從器件地址進(jìn)一步分為固定部分和可編程部分。固定部分為器件標(biāo)識，在出廠時(shí)設(shè)置。可編程部分為器件的物理地址，以區(qū)分連接在同一 I2C總線上的同類器件。 中原工學(xué)院 信息商務(wù)學(xué)院 2022/2/16 84 I2C串行總線通信協(xié)議 I2C總線的時(shí)序 (3) 應(yīng)答信號 ACK ? I2C總線上的 發(fā)送器發(fā)送完地址字節(jié)和每一個字節(jié)數(shù)據(jù)后，被尋址的接收器都必須產(chǎn)生一個應(yīng)答信號；產(chǎn)生該應(yīng)答信號的器件在第 9個時(shí)鐘周期時(shí)將 SDA線拉低，表示其已收到一個 8位數(shù)據(jù)； ? 與應(yīng)答信號相對應(yīng)的第 9個時(shí)鐘由發(fā)送器產(chǎn)生。發(fā)送器必須在輸出該時(shí)鐘時(shí)釋放數(shù)據(jù)線 SDA，使其處于高阻狀態(tài)，以便接收接收器件送出的應(yīng)答信號； ? 若接收器在 SDA線上輸出低電平應(yīng)答信號 (ACK)，表示后續(xù)將繼續(xù)接收數(shù)據(jù)；而如果接收器輸出高電平的非應(yīng)答信號 (NO ACK)，則表示結(jié)束接收。 中原工學(xué)院 信息商務(wù)學(xué)院 2022/2/16 85 I2C串行總線通信協(xié)議 I2C總線的時(shí)序 (3) 應(yīng)答信號 ACK ? I2C總線應(yīng)答時(shí)序如下圖所示： 1 8 9S C L ( 發(fā) 送 器 )S D A ( 發(fā) 送 器 )A C KS D A ( 接 收 器 )N O A C K中原工學(xué)院 信息商務(wù)學(xué)院 2022/2/16 86 I2C串行總線通信協(xié)議 I2C總線的時(shí)序 (4) 數(shù)據(jù)字節(jié)信號 ? I2C總線在器件之間傳送數(shù)據(jù)的字節(jié)數(shù)是沒有限制的； ? 傳送的每字節(jié)必須是 8位，且首先發(fā)送數(shù)據(jù)的最高位； ? 每個字節(jié)數(shù)據(jù)發(fā)完后發(fā)送器都必須發(fā)送一位應(yīng)答脈沖，并在該脈沖有效 (高 )時(shí)接收由接收器發(fā)回的應(yīng)答信號； ? 如果接收器回送 ACK，則發(fā)送器繼續(xù)發(fā)送后續(xù)字節(jié)；如果接收器回送 NACK，則發(fā)送器發(fā)出停止信號 P后結(jié)束數(shù)據(jù)傳送； ? 數(shù)據(jù)傳送過程中，如果接收器將 SCL線拉成低電平，將迫使發(fā)送器處于等待狀態(tài)，接收器釋放 SCL線后再繼續(xù)發(fā)送過程。 中原工學(xué)院 信息商務(wù)學(xué)院 2022/2/16 87 I2C串行總線通信協(xié)議 I2C總線的時(shí)序 (4) 數(shù)據(jù)字節(jié)信號 ? I2C總線連續(xù)發(fā)送多個數(shù)據(jù)字節(jié)的時(shí)序如下圖所示： 從 器 件 地 址 第 1 字 節(jié) 第 2 字 節(jié) 第 n 字 節(jié)ACK起 始 信 號 讀 / 寫 停 止 信 號ACKACKACKMSBLSBMSBMSBMSBLSBLSBLSBA C K ( 由 從 設(shè) 備 輸 出