【正文】 號(hào)還粘連在光標(biāo)上 隨之移動(dòng)。 (4) 這個(gè)符號(hào)放在demo 符號(hào)的左邊。(5）單擊鼠標(biāo)右鍵，就會(huì)顯示Symbol Libraries的對(duì)話框。請(qǐng)注意abeltop符號(hào)出現(xiàn)在Local庫中。(6）關(guān)閉對(duì)話框。你的原理圖應(yīng)該如下圖所示：4. 完成原理圖現(xiàn)在請(qǐng)你添加必需的連線，連線名稱，以及I/O標(biāo)記，來完成頂層原理圖，使其看上去如下圖所示。如果你需要幫助，請(qǐng)參考第二節(jié)中有關(guān)添加連線和符號(hào)的指導(dǎo)方法。當(dāng)你畫完后，請(qǐng)存盤再退出。5. 建立ABELHDL源文件 現(xiàn)在你需要建立一個(gè)ABEL源文件，并把它鏈接到頂層原理圖對(duì)應(yīng)的符號(hào)上。項(xiàng)目管理器使這些步驟簡(jiǎn)化了：（1）當(dāng)前的管理器應(yīng)該如下圖所示：(2） 注意abeltop左邊的紅色 “?”圖標(biāo)。這意味著目前這個(gè)源文件還是個(gè)未知數(shù)，因?yàn)槟氵€沒有建立它。同時(shí)也請(qǐng)注意源文件框中的層次結(jié)構(gòu)，abeltop 和demo源文件位于top 原理圖的下面并且偏右，這說明它們是top原理圖的底層源文件。這也是ispDesignEXPERT System項(xiàng)目管理器另外一個(gè)有用的特點(diǎn)。(3) 建立所需的源文件， 請(qǐng)選擇abeltop，然后選擇Source 菜單中的New...命令。(4) New Source對(duì)話框中，選擇ABELHDL Module并按OK。(5) 一個(gè)對(duì)話框會(huì)問你模塊名，文件名，以及模塊的標(biāo)題。為了將源文件與符號(hào)相鏈接，模塊名必須與符號(hào)名一致，而文件名沒有必要與符號(hào)名一致。但為了簡(jiǎn)單，你可以給它們 取相同的名字。按下圖所示，填寫相應(yīng)的欄目： (6) 按OK。你就進(jìn)入了Text Editor，而且可以看見ABEL HDL設(shè)計(jì)文件的框架已經(jīng)呈現(xiàn)在你的面前。(7) 輸入下列的代碼。確保你的輸入代碼位于TITLE語句和END語句之間。(8) 你完成后，選擇File 菜單中的Save命令。(9) 退出文本編輯器。(10）請(qǐng)注意項(xiàng)目管理器中abeltop源文件左邊的圖標(biāo)已經(jīng)改變了。這就意味著你已經(jīng)有了一個(gè)與此源文件相關(guān)的ABEL文件，并且已經(jīng)建立了正確的鏈接。 6. 編譯ABEL HDL(1) 選擇abeltop源文件。(2） 在處理過程列表中，雙擊Reduce Logic過程。你會(huì)看到項(xiàng)目管理器在執(zhí)行Reduce Logic 過程之前，先去執(zhí)行Compile Logic過程。當(dāng)處理過程結(jié)束后，你的項(xiàng)目管理器應(yīng)該如下 圖所示。7. 仿真你現(xiàn)在可以對(duì)整個(gè)設(shè)計(jì)進(jìn)行仿真。為此，你需要一個(gè)新的測(cè)試矢量文件。在這個(gè)例子中你只需要修改當(dāng)前的測(cè)試矢量文件。(1) ，就會(huì)出現(xiàn)文本編輯器。(2) 按照下圖修改測(cè)試矢量文件：(3) 完成后，存盤退出。(4) 仍舊選擇測(cè)試矢量源文件，雙擊Functional Simulation 過程，進(jìn)行功能仿真。(5）現(xiàn)進(jìn)入Simulation Control Panel窗口。按Windows= Waveform Viewer窗口，打開波形觀測(cè)器準(zhǔn)備查看仿真結(jié)果。(6）為了看波形，你必須在Simulation Control Panel窗口中按Debug鈕，使Simulation Control Panel窗口進(jìn)入Debug模式。(7）在Available Signals欄中選擇CLK, TOPIN1, TOPIN2, TOPIN3 和 TOPOUT 信號(hào)，并 且按Monitor鈕。這些信號(hào)名都可以在波形觀測(cè)器中觀察到。再按Run鈕進(jìn)行仿真，其結(jié) 果如下圖所示：(8）步驟D中，如雙擊Timing Simulation過程，即可進(jìn)入時(shí)序仿真流程，以下仿真步驟 與功能仿真相同。8. 把設(shè)計(jì)適配到Lattice器件中現(xiàn)在你已經(jīng)完成了原理圖和 ABEL語言的混合設(shè)計(jì)及其仿真。剩下的步驟只是將你的 設(shè)計(jì)放入Lattice ispLSI/pLSI器件中。因?yàn)槟阋呀?jīng)在第一節(jié)中選擇了器件，你可以直接 執(zhí)行下面的步驟: (1) 源文件窗中選擇ispLSI1032E70LJ84器件作為編譯對(duì)象，并注意觀察對(duì)應(yīng)的處理過程。(2) 單擊處理過程Compile Design。這將迫使項(xiàng)目管理器完成對(duì)源文件的編譯，然后連接 所有的源文件，最后進(jìn)行邏輯分割，布局和布線，將設(shè)計(jì)適配到所選擇的Lattice器件中。(3) 這些都完成后，你可以雙擊ispDesignEXPERT Compiler Report，查看一下設(shè)計(jì)報(bào)告和有關(guān)統(tǒng)計(jì)數(shù)據(jù)。(4） 你現(xiàn)在已經(jīng)完成了設(shè)計(jì)例子，并且掌握了ispDesignEXPERT System的主要功能。9.　層次化操作方法層次化操作是ispDesignEXPERT系統(tǒng)項(xiàng)目管理器的重要功能，它能夠簡(jiǎn)化層次化設(shè)計(jì) 的操作。 (1）項(xiàng)目管理器的源文件窗口中，選擇最頂層原理圖 “”.此時(shí)在項(xiàng)目管理器右邊 的操作流程清單中必定有Navigation Hierarchy過程。 (2) 雙擊Navigation Hierarchy過程，即會(huì)彈出最頂層原理圖“”。(3) 選擇View菜單中的Push/Pop命令，光標(biāo)就變成十字形狀。(4） 用十字光標(biāo)單擊頂層原理圖中的abeltop符號(hào)。此時(shí)可以瀏覽或編輯ABEL HDL設(shè)計(jì)文件。瀏覽完畢后用File菜單中的Exit命令退回頂層原理圖。 (5）十字光標(biāo)單擊頂層原理圖中的demo符號(hào)，即可彈出描述demo邏輯的底層原理圖 。此時(shí)可以瀏覽或編輯底層原理圖。 (6）欲編輯底層原理圖，可以利用Edit菜單中的Schematic命令進(jìn)入原理圖編輯器。編譯完畢后用File菜單中的Save和Exit命令退出原理圖編輯器。(7）頂層原理圖瀏覽完畢后用十字光標(biāo)單擊圖中任意空白處即可退回上一層原理圖。 (8）若某一設(shè)計(jì)為多層次化結(jié)構(gòu)，則可在最高層逐層進(jìn)入其底層，直至最底一層；退出時(shí)亦可以從最底層逐層退出，直至最高一層。 (9）層次化操作結(jié)束后用File菜單中的Exit命令退回項(xiàng)目管理器。 注 意： 將Y1端口定義成時(shí)鐘輸入端的方法: ispLSI 1016和ispLSI 2032兩種器件的Y1端是功能復(fù)用的。如果不加任何控制，適配軟件在編譯時(shí)將Y1默認(rèn)為是系統(tǒng)復(fù)位端口(RESET)。若欲將Y1端用作時(shí)鐘輸入端，必須通過編譯器控制參數(shù)來進(jìn)行定義。五、 在系統(tǒng)編程的操作方法 Lattice ISP器件的在系統(tǒng)編程能夠在多種平臺(tái)上通過多種方法來實(shí)現(xiàn)。在此僅介紹在教學(xué)與科研中最常用的基于PC機(jī)Windows環(huán)境的菊花鏈?zhǔn)降脑谙到y(tǒng)編程方法。由于在 系統(tǒng)編程的結(jié)果是非易失性的，故又可將編程稱為“燒寫”或“燒錄”。 利用PC Window版的ISP菊花鏈燒寫軟件對(duì)連接在ISP菊花鏈中的單片或多片ISP器件進(jìn)行編程時(shí)，燒寫軟件對(duì)運(yùn)行環(huán)境的要求為：* 每個(gè)待編程器件的JEDEC文件(由前面的設(shè)計(jì)過程所得)* 連接于PC機(jī)并行口上的ISP燒寫電纜* Microsoft Win95或 NT* 帶有ISP接口的目標(biāo)硬件(如教學(xué)實(shí)驗(yàn)板、電路板或整機(jī))1. 在ispDesignEXPERT System Project Navigator窗口中的源文件區(qū)選中器件名，如ispLSI1032E70LJ84，雙擊右側(cè)的ISP Daisy Chain Download欄(或直接在WIN95中按Start=Programs=Lattice Semiconductor=ispDCD)，打開ISP菊花鏈燒寫窗口。2. 建立一個(gè)新的結(jié)構(gòu)文件。3. 檢查結(jié)構(gòu)文件。4. 對(duì)菊花鏈進(jìn)行編程。首先在Windows中打開ISP菊花鏈燒寫功能。 ISP菊花鏈燒寫軟件利用結(jié)構(gòu)文件來定義下列信息：* 各個(gè)ISP器件的位置(序號(hào))和型號(hào)* 對(duì)各個(gè)ISP器件將要進(jìn)行的操作(讀出、寫入、校驗(yàn)或無操作等) 若PC機(jī)已經(jīng)通過在系統(tǒng)編程電纜連接到教學(xué)實(shí)驗(yàn)板或目標(biāo)硬件板上，那么建立結(jié)構(gòu)文件最簡(jiǎn)單的方法是利用Configuration = Scan Board命令。這一命令執(zhí)行之后就產(chǎn)生一個(gè)包含有菊花鏈中所有器件的基本結(jié)構(gòu)文件。然而此時(shí)結(jié)構(gòu)文件中還缺乏關(guān)于進(jìn)行何種 操作和寫入哪一個(gè)JEDEC文件的信息。 注：結(jié)構(gòu)文件的后綴為*.DLD，它適用于DOS或Windows兩種環(huán)境。 上圖示出了用Configuration = Scan Board命令來產(chǎn)生ISP教學(xué)實(shí)驗(yàn)板結(jié)構(gòu)文件的情形。圖中的兩行表示實(shí)驗(yàn)板上有兩片ISP器件：第一片(即編程數(shù)據(jù)來自PC機(jī)的那一片)器件型號(hào)為ispLSI 1016；第二片器件型號(hào)為ispGDS14。 下一步是為菊花鏈軟件中象要編程的每個(gè)器件選擇一個(gè)JEDEC文件。這可通過向File欄中直接鍵入文件名稱或利用瀏覽鍵(Browse)來選擇JEDEC文件。對(duì)每個(gè)器件還應(yīng)當(dāng)從peration欄中選擇合適操作方式(默認(rèn)方式為編程加校驗(yàn))。注意編程(Program)、校驗(yàn)(Verify)和讀出存盤(Read amp。 Save)都需要事先確定操作的文件名稱。擦除(Erase)求熔絲陣列的檢查和(Checksum)與無操作(No Operation)則無需確定操作文件名稱。注意經(jīng)過加密的器件不能單獨(dú)進(jìn)行校驗(yàn)。 當(dāng)結(jié)構(gòu)文件建立起來時(shí)，為防止JEDEC文件所對(duì)應(yīng)的器件與實(shí)際器件不符之類的錯(cuò) 誤，應(yīng)當(dāng)對(duì)其進(jìn)行校驗(yàn)。為此可從主菜單中選擇Command = Check Configuration Setup 命令。 結(jié)構(gòu)文件一旦建立起來并通過校驗(yàn)后，就可進(jìn)行器件編程。為此可以從主菜單中選擇Command = Turbo Download=Run Turbo Download命令。在編程過程中，每個(gè)器件的Status 窗口會(huì)顯示操作進(jìn)程和結(jié)果。出現(xiàn)Pass表示編程完畢。一旦出現(xiàn)Fail，應(yīng)根據(jù)Message窗口中的提示進(jìn)行檢查，待問題解決后才能重新編程。 新建立的或經(jīng)過修改的結(jié)構(gòu)文件如果在以后需要反復(fù)使用，可利用File = Save (或Save As)命令將其存盤。這樣在下次使用時(shí)只要用File = Open命令就能調(diào)出整個(gè)結(jié)構(gòu)文件。六、 實(shí)例按照所給電路圖設(shè)計(jì)一個(gè)四位二進(jìn)制加法計(jì)數(shù)器，并進(jìn)行功能仿真 操作方法 1. 建立一個(gè)名為CNT14的新設(shè)計(jì)項(xiàng)目，并打開原理圖編輯器。 2. 先按照上機(jī)操作教材第四節(jié)之3建立名為 CBU14的邏輯元件符號(hào)。 3. 調(diào)用邏輯元件CBU14，完成原理圖輸入，并標(biāo)注內(nèi)部節(jié)點(diǎn)名稱，然后存盤退出。 4. 四位二進(jìn)制加法計(jì)數(shù)器CBU14的ABEL描述語句為：MODULE CBU14CAI,CLK,CD PIN。CAO PIN ISTYPE 39。COM39。Q3..Q0 PIN ISTYPE 39。REG39。count = [Q3..Q0]。EQUATIONS = CLK。 = CD。count := () amp。 !CAI。count := ( + 1) amp。 CAI。CAO = amp。 amp。 amp。 amp。 CAI。END5. 文件，并用Source菜單中的Import命令調(diào)入設(shè)計(jì)環(huán)境。6. 。 module CNT14。 pins CK pin。 0,1,2,3 pin ISTYPE 39。REG39。 COUT pin ISTYPE 39。COM39。 test_vectors (CK [0,1]) @repeat 35 { .c. [.x.,.x.]。 } end7. ，運(yùn)行功能仿真的編譯過程，通過后顯示出波形圖。8. 通過Edit 菜單中的Show或Hide命令顯示出如下圖所示的波形： 圖中，QBUS是由信號(hào)3，2，1，0 所組成的總線信號(hào)。七、　ispDesignEXPERT System文件后綴及其含義IspDesignEXPERT所生成文件的文件較多，下面是主要文件后綴名及其含義。.SYN—設(shè)計(jì)項(xiàng)目管理文件；.ABL—ABEL硬件描述語言源文件；.ABV—測(cè)試向量描述文件；.SCH—電路原理圖描述文件；.VHD—VHDL硬件描述語言源文件；.V—Verilog硬件描述語言源文件；.PPN—引腳鎖定描述文件(用電路圖引腳時(shí)為中間文件)；.PAR—適配器控制參數(shù)文件；.INI—運(yùn)行環(huán)境配置文件；.SYM—中間文件，電路符號(hào)文件；.TMV—經(jīng)編譯的測(cè)試向量文件；.WAV—波形觀察文件；.WDL—波形激勵(lì)文件，包含波形圖，是以波形描述語言的格式存在；.WET—包含所創(chuàng)建波形的節(jié)點(diǎn)或信號(hào)名；.LOG—中間文件，運(yùn)行流程記錄文件；.SIM—模擬用網(wǎng)表文件；.JHD—中間文件，層次化關(guān)系鏈接文件；.JED—熔絲圖文件，JEDEC文件；.RPT—ISPLSI器件設(shè)計(jì)編譯報(bào)告文件；.ERR—錯(cuò)誤報(bào)告文件；.EDF—VHDL綜合生成文件；.XRF—信號(hào)和節(jié)點(diǎn)簡(jiǎn)縮名稱文件；.MFR—頻率分析報(bào)告文件；.TSU—寄存器建立和保持時(shí)間報(bào)告文件；.TPD－TPD路徑延時(shí)時(shí)間報(bào)告文件.TCO－TCO路徑延時(shí)時(shí)間報(bào)告文件 基于RISC處理器結(jié)構(gòu)的模型機(jī)　一、設(shè)計(jì)思想隨著計(jì)算機(jī)技術(shù)要求的不斷發(fā)展，為增強(qiáng)計(jì)算機(jī)系統(tǒng)的功能，簡(jiǎn)化編譯器的工作量，更好地改善計(jì)算機(jī)的性能，減少系統(tǒng)的輔助開銷，提高計(jì)算機(jī)的運(yùn)行速度和效率，計(jì)算機(jī)結(jié)構(gòu)設(shè)計(jì)者一直在致力研究為系統(tǒng)結(jié)構(gòu)提供更好的硬件支持。設(shè)計(jì)RISC機(jī)器一般遵循以下原則：1．確定指令系統(tǒng)時(shí)，選取使用頻率最高的一些簡(jiǎn)單指令，以及很有用但不復(fù)雜的指令。2．指令長(zhǎng)度固定