計(jì)算機(jī)體系結(jié)構(gòu)學(xué)科發(fā)展簡(jiǎn)介-資料下載頁(yè)
【導(dǎo)讀】2．為什么引入Cache能提高計(jì)算機(jī)性能？應(yīng)用機(jī)器語(yǔ)言的程序員為了能正確編。軟件操作系統(tǒng)和編譯器相關(guān)的技術(shù)。1946年第一臺(tái)通用電子計(jì)算機(jī)ENIAS誕生至今。計(jì)算機(jī)技術(shù)以驚人速度發(fā)展，并將繼續(xù)高速發(fā)。1980年百萬(wàn)美元機(jī)器的性能比不上今年<1千美。今天最高性能的微處理器超過10年前的超級(jí)計(jì)。如用于高端網(wǎng)絡(luò)交換機(jī)和最新電子游戲機(jī)的微處理。RISC體系結(jié)構(gòu)發(fā)展又可分為兩個(gè)階段。早期集中發(fā)展指令級(jí)并行技術(shù)。Cache技術(shù)發(fā)展同樣經(jīng)歷兩個(gè)階段。后期集中發(fā)展新的Cache組織和各種Cache. 計(jì)算機(jī)創(chuàng)新設(shè)計(jì)對(duì)每年58%性能提高率。用戶擁有越來越高的性能和功能，今天最高性?；谖⑻幚砥鞯挠?jì)算機(jī)成為計(jì)算機(jī)設(shè)計(jì)的主流。這里微處理器成為設(shè)備的一個(gè)組件，如馬達(dá)所起的。應(yīng)滿足市場(chǎng)對(duì)功能的要求，同時(shí)也應(yīng)滿足成。晶體管密度每年增加35%，即每4年增加。DRAM接口改進(jìn)提高了存取帶寬。磁盤的存取周期縮短相對(duì)較慢，每10年。網(wǎng)絡(luò)性能與交換機(jī)和發(fā)射端的性能有關(guān)。指令級(jí)并行性技術(shù)是RISC（精減指令集
【正文】 用小容量的 Cache。 ?問： 小容量的 Cache能否滿足程序存取指令和數(shù)據(jù)的需求 ？ ?答案： ?計(jì)算機(jī)設(shè)計(jì)定量原理中有一條局部性原理告訴我們： 程序總是傾向于重用那些剛剛用過的數(shù)據(jù)和指令 ， 這是計(jì)算機(jī)程序非常重要的性質(zhì) 。 局部性原理的另一種表述：程序 90%的執(zhí)行時(shí)間是花在 10%的代碼上 。 ?局部性原理告訴我們：可以根據(jù)程序最近訪問的數(shù)據(jù)和指令來預(yù)測(cè)程序?qū)⒁{(diào)用的數(shù)據(jù)和指令 ， 且這一預(yù)測(cè)正確度是比較高的 。 ?所以小容量的 Cache能滿足程序存取數(shù)據(jù)和指令的需求 3. Cache技術(shù)的發(fā)展 ? 采用多級(jí) Cache ? 1980年代的微處理器大多沒有片上 Cache， 只有片外 Cache ? 2020年的微處理器大多都有 2級(jí)片上 Cache， 再加上一級(jí)片外 Cache ? 增加 Cache容量 ? 1980年代的片外 Cache通常只有幾十 KB ? 2020年的微處理器三級(jí) Cache的容量可達(dá) 16MB ? 采用各種優(yōu)化技術(shù) 來提高 Cache性能 ， 包括 ? 減少失配造成的代價(jià) ? 減少失配率 ? 減少命中時(shí)間 五、多處理器技術(shù) ?單處理器計(jì)算機(jī)性能是否已接近其極限 ？ 然而從 1985起到 2020， 這一段正是單處理器計(jì)算機(jī)性能突飛猛進(jìn)的時(shí)代 ?單處理器計(jì)算機(jī)至少在未來 5年仍將以目前速度發(fā)展 多處理器計(jì)算機(jī)將越來越重要的理由 ? 微處理器已主宰單處理器計(jì)算機(jī)技術(shù) ， 因此為了提高單處理器計(jì)算機(jī)性能而將多個(gè)微處理器連接起來就成為很自然的選擇 ? 現(xiàn)在還不清楚使計(jì)算機(jī)體系結(jié)構(gòu)不斷創(chuàng)新的指令級(jí)并行技術(shù)能否繼續(xù)無(wú)限地發(fā)展下去 ? 曾經(jīng)是并行機(jī)發(fā)展障礙的軟件有了新的發(fā)展和進(jìn)展，主要是在服務(wù)器和嵌入式系統(tǒng)方面為多處理器計(jì)算機(jī)發(fā)展帶來曙光 ? Flynn在 1966年提出的計(jì)算機(jī)分類方法，即按指令流和數(shù)據(jù)流進(jìn)行計(jì)算機(jī)分類的方法仍適用至今 ? 單指令流，單數(shù)據(jù)流 (SISD)— 單處理器計(jì)算機(jī) ? 單指令流，多數(shù)據(jù)流 (SIMD)— 矢量計(jì)算機(jī) ? 多指令流，單數(shù)據(jù)流 (MISD)— 市場(chǎng)上無(wú)此類計(jì)算機(jī) ? 多指令流，多數(shù)據(jù)流 (MIMD)— 通用多處理器并行計(jì)算機(jī)，是廣泛應(yīng)用的多處理器并行計(jì)算機(jī)體系結(jié)構(gòu) MIMD多處理器計(jì)算機(jī) 分類 ?可按處理器數(shù)目，存儲(chǔ)器組織以及互連網(wǎng)絡(luò)的策略來分類 ?按存儲(chǔ)器組織進(jìn)行分類的兩種多處理器計(jì)算機(jī) ： ?集中共享存儲(chǔ)器體系結(jié)構(gòu) ?分布式存儲(chǔ)器體系結(jié)構(gòu) ?基本結(jié)構(gòu) ?此類計(jì)算機(jī)適用于處理器數(shù)目相對(duì)較少的場(chǎng)合，對(duì)于只有幾個(gè)、十幾個(gè)處理器，有可能共享一個(gè)主存儲(chǔ)器，以及采用總線實(shí)現(xiàn)處理器和主存的互連 ?對(duì)于含有二、三十個(gè)處理器的機(jī)器需用多總線，甚至用交換器才能滿足存儲(chǔ)器帶寬的要求 ?集中共享存儲(chǔ)器型多處理器計(jì)算機(jī)只有一個(gè)主存儲(chǔ)器，對(duì)所有處理器都是對(duì)稱的，訪問存儲(chǔ)器的時(shí)間都是均等的，所以這種體系結(jié)構(gòu)又稱為 對(duì)稱（共享存儲(chǔ)器）處理器 （ SMP） ?集中共享存儲(chǔ)器型多處理器是目前最成功的多處理器計(jì)算機(jī) ?基本結(jié)構(gòu) ?此類計(jì)算機(jī)適用于處理器相對(duì)較多的場(chǎng)合，可以是上百個(gè)、上千個(gè)、甚至數(shù)千個(gè)之多。 ?此類計(jì)算機(jī)要求互連網(wǎng)絡(luò)的帶寬較高，通常采用交換機(jī)或多維網(wǎng)格實(shí)現(xiàn)處理器之間的直接互連。 ?分布式存儲(chǔ)器型體系結(jié)構(gòu)的最大缺點(diǎn)是處理器之間的數(shù)據(jù)通信變得非常復(fù)雜（一致性問題），并且延時(shí)較長(zhǎng)。 ?程序固有并行性不足，導(dǎo)致并行計(jì)算機(jī)很難達(dá)到理想的加速比 ?處理器之間通信代價(jià)高（即延時(shí)長(zhǎng)），同樣將導(dǎo)致加速比下降 六、我國(guó)計(jì)算機(jī)體系結(jié)構(gòu)研究進(jìn)展 ?過去重視多處理器并行計(jì)算機(jī)，即高性能計(jì)算機(jī)的研制，如銀河系列超級(jí)計(jì)算機(jī)，以及不對(duì)外公布的軍用超級(jí)計(jì)算機(jī)，曙光服務(wù)器運(yùn)行速度已達(dá)萬(wàn)億次 /秒 ?前不久對(duì)外宣布的 “ 龍芯 ” 研制成功的消息表明我國(guó)有能力研制高性能微處理器。龍芯相當(dāng)于 Intel 1997推出的PentiumⅡ 謝 謝
鄂ICP備17016276號(hào)-1