計算機體系結構學科發(fā)展簡介-資料下載頁
2025-10-08 10:52本頁面
【導讀】2．為什么引入Cache能提高計算機性能？應用機器語言的程序員為了能正確編。軟件操作系統(tǒng)和編譯器相關的技術。1946年第一臺通用電子計算機ENIAS誕生至今。計算機技術以驚人速度發(fā)展，并將繼續(xù)高速發(fā)。1980年百萬美元機器的性能比不上今年<1千美。今天最高性能的微處理器超過10年前的超級計。如用于高端網(wǎng)絡交換機和最新電子游戲機的微處理。RISC體系結構發(fā)展又可分為兩個階段。早期集中發(fā)展指令級并行技術。Cache技術發(fā)展同樣經歷兩個階段。后期集中發(fā)展新的Cache組織和各種Cache. 計算機創(chuàng)新設計對每年58%性能提高率。用戶擁有越來越高的性能和功能，今天最高性。基于微處理器的計算機成為計算機設計的主流。這里微處理器成為設備的一個組件，如馬達所起的。應滿足市場對功能的要求，同時也應滿足成。晶體管密度每年增加35%，即每4年增加。DRAM接口改進提高了存取帶寬。磁盤的存取周期縮短相對較慢，每10年。網(wǎng)絡性能與交換機和發(fā)射端的性能有關。指令級并行性技術是RISC（精減指令集
【正文】 用小容量的 Cache。 ?問： 小容量的 Cache能否滿足程序存取指令和數(shù)據(jù)的需求 ？ ?答案： ?計算機設計定量原理中有一條局部性原理告訴我們： 程序總是傾向于重用那些剛剛用過的數(shù)據(jù)和指令 ， 這是計算機程序非常重要的性質 。 局部性原理的另一種表述：程序 90%的執(zhí)行時間是花在 10%的代碼上 。 ?局部性原理告訴我們：可以根據(jù)程序最近訪問的數(shù)據(jù)和指令來預測程序將要調用的數(shù)據(jù)和指令 ， 且這一預測正確度是比較高的 。 ?所以小容量的 Cache能滿足程序存取數(shù)據(jù)和指令的需求 3. Cache技術的發(fā)展 ? 采用多級 Cache ? 1980年代的微處理器大多沒有片上 Cache， 只有片外 Cache ? 2020年的微處理器大多都有 2級片上 Cache， 再加上一級片外 Cache ? 增加 Cache容量 ? 1980年代的片外 Cache通常只有幾十 KB ? 2020年的微處理器三級 Cache的容量可達 16MB ? 采用各種優(yōu)化技術 來提高 Cache性能 ， 包括 ? 減少失配造成的代價 ? 減少失配率 ? 減少命中時間 五、多處理器技術 ?單處理器計算機性能是否已接近其極限 ？ 然而從 1985起到 2020， 這一段正是單處理器計算機性能突飛猛進的時代 ?單處理器計算機至少在未來 5年仍將以目前速度發(fā)展 多處理器計算機將越來越重要的理由 ? 微處理器已主宰單處理器計算機技術 ， 因此為了提高單處理器計算機性能而將多個微處理器連接起來就成為很自然的選擇 ? 現(xiàn)在還不清楚使計算機體系結構不斷創(chuàng)新的指令級并行技術能否繼續(xù)無限地發(fā)展下去 ? 曾經是并行機發(fā)展障礙的軟件有了新的發(fā)展和進展，主要是在服務器和嵌入式系統(tǒng)方面為多處理器計算機發(fā)展帶來曙光 ? Flynn在 1966年提出的計算機分類方法，即按指令流和數(shù)據(jù)流進行計算機分類的方法仍適用至今 ? 單指令流，單數(shù)據(jù)流 (SISD)— 單處理器計算機 ? 單指令流，多數(shù)據(jù)流 (SIMD)— 矢量計算機 ? 多指令流，單數(shù)據(jù)流 (MISD)— 市場上無此類計算機 ? 多指令流，多數(shù)據(jù)流 (MIMD)— 通用多處理器并行計算機，是廣泛應用的多處理器并行計算機體系結構 MIMD多處理器計算機 分類 ?可按處理器數(shù)目，存儲器組織以及互連網(wǎng)絡的策略來分類 ?按存儲器組織進行分類的兩種多處理器計算機 ： ?集中共享存儲器體系結構 ?分布式存儲器體系結構 ?基本結構 ?此類計算機適用于處理器數(shù)目相對較少的場合，對于只有幾個、十幾個處理器，有可能共享一個主存儲器，以及采用總線實現(xiàn)處理器和主存的互連 ?對于含有二、三十個處理器的機器需用多總線，甚至用交換器才能滿足存儲器帶寬的要求 ?集中共享存儲器型多處理器計算機只有一個主存儲器，對所有處理器都是對稱的，訪問存儲器的時間都是均等的，所以這種體系結構又稱為 對稱（共享存儲器）處理器 （ SMP） ?集中共享存儲器型多處理器是目前最成功的多處理器計算機 ?基本結構 ?此類計算機適用于處理器相對較多的場合，可以是上百個、上千個、甚至數(shù)千個之多。 ?此類計算機要求互連網(wǎng)絡的帶寬較高，通常采用交換機或多維網(wǎng)格實現(xiàn)處理器之間的直接互連。 ?分布式存儲器型體系結構的最大缺點是處理器之間的數(shù)據(jù)通信變得非常復雜（一致性問題），并且延時較長。 ?程序固有并行性不足，導致并行計算機很難達到理想的加速比 ?處理器之間通信代價高（即延時長），同樣將導致加速比下降 六、我國計算機體系結構研究進展 ?過去重視多處理器并行計算機，即高性能計算機的研制，如銀河系列超級計算機，以及不對外公布的軍用超級計算機，曙光服務器運行速度已達萬億次 /秒 ?前不久對外宣布的 “ 龍芯 ” 研制成功的消息表明我國有能力研制高性能微處理器。龍芯相當于 Intel 1997推出的PentiumⅡ 謝 謝
教學課件相關推薦
鄂ICP備17016276號-1