第一章8086程序設計第二章mcs-51程序設計第三章微機基-資料下載頁
2024-10-11 21:59本頁面
【導讀】微處理器系統(tǒng)的構成。MCS-51單片機擴展技術。微處理器的支持電路。外圍設備的擴展方法。傳送的是指令和數(shù)據(jù)。鍵盤與顯示器接口。定時器/計數(shù)器接口。模數(shù)和數(shù)模轉換接口。輸入輸出映射式編址。IO與存儲器統(tǒng)一編址。無專門的輸入輸出請求信號。除了存儲器、輸入輸出設備需要的地址信。多個地址對應一個實際存儲器或外設的
【正文】 2CFH AEN 接口的擴展 數(shù)據(jù)總線的驅動 74LS245B 0B 1B 2B 3B 4B 5B 6B 7A 0A 1A 2A 3A 4A 5A 6A 7DIROE數(shù)據(jù)總線D0D7IOWIOR地址選中選中時輸出有效 IOR有效時讀入 74LS245B 0B 1B 2B 3B 4B 5B 6B 7A 0A 1A 2A 3A 4A 5A 6A 7DIROE74LS245B 0B 1B 2B 3B 4B 5B 6B 7A 0A 1A 2A 3A 4A 5A 6A 7DIROE74LS244Y 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7A 0A 1A 2A 3A 4A 5A 6A 71 G74LS139ABGY 0Y 1Y 2Y 3地址總線控制總線數(shù)據(jù)總線2C0H2CFH2C0H2C3H2C4H2C7H2C8H2CBH2CCH2CFHA0A1SBHEIOWIOR2 GIOCS16IORIOWSBHEAENA8A7A6A5A9A4A2A3D0D7D8D15A0A1接口的擴展 ISA總線的 16位 I/O擴展的基本電路 IO CS16的產(chǎn)生 數(shù)據(jù)總線的驅動 SBHE信號 本章知識點 ? 微處理器系統(tǒng)的構成 ? PC機的總線技術 ? ISA總線擴展技術 ? MCS51單片機擴展技術 ? 基于 CPLD的設計 MCS51單片機擴展技術 ? 程序存儲器與數(shù)據(jù)存儲器各 64K ? MCS51單片機采用了存貯器映射的方法。存貯器地址與外圍設備地址在 64K范圍內(nèi)統(tǒng)一安排 ? P0口為數(shù)據(jù) /地址總線，必須通過地址鎖存的方法分離低 8位的地址信號 ? P2口為高 8位地址信號 ? P3口為片內(nèi)外設的信號 MCS51單片機擴展技術 ? 89C51帶內(nèi)部程序存儲器 ? 89C51最小系統(tǒng)通過 P0、 P2口產(chǎn)生 8位數(shù)據(jù)總線和 16位地址總線 MCS51單片機擴展技術 89C51INT1INT0T1T0EA/VPX1X2RESETRDWRRXDTXDALE/PPSEN1716 29301110311918912131415P10P11P12P13P14P15P16P17P20P21P22P23P24P25P26P27P01P00P03P02P05P04P07P063233343536373839252426272823222112345678 74LS373OELEQ0Q1Q2Q3Q4Q5Q6Q7D0D1D2D3D4D5D6D7138141718743129151619652111A0A15D0D7本章知識點 ? 微處理器系統(tǒng)的構成 ? PC機的總線技術 ? ISA總線擴展技術 ? MCS51單片機擴展技術 ? 基于 CPLD的設計 基于 CPLD的設計 ? 接口的基本結構 ? 地址譯碼信號的產(chǎn)生 ? 數(shù)據(jù)緩沖電路 ? MCS51最小系統(tǒng)的設計 接口的基本結構 數(shù)據(jù)緩沖地址譯碼控制邏輯輸入輸出邏輯功能地址總線數(shù)據(jù)總線控制總線用戶接口用戶接口地址譯碼 基于 CPLD的地址譯碼電路 IBUFIBUFIBUFU1譯碼器A0A1A2Y1Y0Y3Y2Y5Y4Y7Y6OBUFIPADIPADIPADOPADA13A14A15Y1Y0Y3Y2Y5Y4Y7Y6OBUFOPADOBUFOPADOBUFOPADOBUFOPADOBUFOPADOBUFOPADOBUFOPAD數(shù)據(jù)緩沖 ? 數(shù)據(jù)輸出 IPAD IBUF數(shù)據(jù)總線輸出模塊OPAD輸入模塊輸入控制信號OBUFTT數(shù)據(jù)總線? 帶三態(tài)緩沖的數(shù)據(jù)輸入 數(shù)據(jù)緩沖 雙向數(shù)據(jù)緩沖 IOPAD數(shù)據(jù)總線IBUFOBUFTT輸入模塊輸入控制信號輸出模塊數(shù)據(jù)緩沖 多輸入時的雙向數(shù)據(jù)緩沖 IOPAD數(shù)據(jù)總線IBUFOBUFT輸入模塊1輸入控制信號1輸出模塊T TTBUFTBUFT輸入模塊2輸入控制信號2內(nèi)部輸入數(shù)據(jù)總線 內(nèi)部輸出數(shù)據(jù)總線 MCS51最小系統(tǒng)的設計 ? 輸入輸出數(shù)據(jù)緩沖 ? 地址與數(shù)據(jù)總線的分離 IOPAD8數(shù)據(jù)總線IBUF8OBUFT8 輸入模塊1輸入控制信號1輸出模塊T TTBUFT8BUFT8 輸入模塊2輸入控制信號2LD8D QGIPADALEIBUFIPADWRIBUFIPADRDIBUF地址譯碼與控制邏輯IPAD8A8A15IBUFA0A7AD0AD7輸入數(shù)據(jù)緩沖 輸出數(shù)據(jù)緩沖 地址分離 MCS51最小系統(tǒng)的設計
教學課件相關推薦
鄂ICP備17016276號-1