運(yùn)算放大器ppt課件-資料下載頁(yè)
2025-05-11 03:48本頁(yè)面
【正文】 在深線性區(qū)的 M1與 M2的使用限制了輸出壓擺。表面看其輸出的最小電壓為 Vth7,8，但實(shí)際上在此時(shí) M1與M2中至少有一個(gè)進(jìn)入飽和區(qū)而使上式不成立，因而最小輸出共模電平應(yīng)比該閾值電壓高。 誤差比較技術(shù) －比較放大器控制級(jí)聯(lián)級(jí)電流源 ? 如圖所示 Vo 2VD DVo 1M2M1R1R2M3M4+VRViVo CVE誤差比較技術(shù)－比較放大器控制級(jí)聯(lián)級(jí)電流源 ? 如上圖所示電路是一種用一個(gè)簡(jiǎn)單的比較放大器對(duì)共模輸出電平 VoC與參考電壓值 VR進(jìn)行比較，并把比較的結(jié)果以反饋形式返回到 NMOS電流源。 ? 如果 Vo1與 Vo2都上升，則 VE也上升，則 M3M4的漏極電流增大，從而降低了輸出共模電平。也就是說(shuō)若其開環(huán)增益高，其反饋網(wǎng)絡(luò)將迫使 Vo1與 Vo2的共模電平接近 VR。 ? 為保證系統(tǒng)具有較好的穩(wěn)定性，反饋只可控制一小部分電流。例如 M M4的每一個(gè)三極管以兩個(gè)并聯(lián)器件構(gòu)成，其中 一個(gè)偏置在恒流源而另一個(gè)被一誤差放大器驅(qū)動(dòng) 。 比較放大器控制輸入差分對(duì)的尾電流 ? 對(duì)于折疊級(jí)聯(lián)運(yùn)放，其共模電平與比較電平比較的結(jié)果用以控制其輸入差分對(duì)的尾部電流。如圖所示，若 Vo1與 Vo2上升，則尾電流增大，從而減小了 M5M6的漏極電流，進(jìn)而恢復(fù)其共模輸出電平。 Vo 2VD DVo 1M2M1R1R2M5M6+VRViVo C比較方法 采用線性器件的 CMFB ? 在以上的分析中，輸出 共模電平被轉(zhuǎn)換成一個(gè) 電阻或電流，不能直接 與參考電壓進(jìn)行比較， 必須進(jìn)行一定的轉(zhuǎn)換， 如右圖所示。 Vo 2VD DVo 1QM8M7M9M1 0M5M6Vb比較方法 采用線性器件的 CMFB ? 圖中共模電平調(diào)節(jié) Ron7||Ron8，而Ron7||Ron8又調(diào)節(jié) M5與 M6的偏置電流。使得 ID5與 ID6和 ID9與 ID10分別精確相等。假設(shè) ID9=ID10=ID，則有 Vb－ VGS＝2ID(Ron7||Ron8)且有 Ron7||Ron8＝ (Vb－ VGS5)/(2ID)，可以推導(dǎo)出： thGSboxnDoo VVVLWCIVV 21258,721 ???????????比較方法 采用線性器件的 CMFB ? 因此在 時(shí)可以得到 CM電平。 ? 這種結(jié)構(gòu)的缺點(diǎn)： ? 輸出 CM電平值是器件參數(shù)的函數(shù)。 ? Ron7||Ron8上的壓降限制了輸出壓擺。 ? 為提高壓擺， M7與 M8常常是大器件，在輸出端引入了襯底電容。 55 )]([2 thoxnDGS VLWCIV ?? ?折疊式級(jí)聯(lián)運(yùn)算放大器中共模電平調(diào)節(jié)尾電流 ? 如圖所示，采用調(diào)節(jié)輸入差分的尾電流方法可以解決輸出壓擺的限制問題。 Vo 2VD DVo 1M8M7M1M2VbVi改進(jìn) ? 但 Voc對(duì) Vb的值比較敏感，其敏感程度可以計(jì)算出，其值為： ? Voc總的變化取決于 CMFB網(wǎng)絡(luò)的環(huán)路增益。 ? 這種結(jié)構(gòu)的缺點(diǎn)： ? 輸出電平與器件參數(shù)直接相關(guān)并且對(duì) Vb值的變化很敏感，因此對(duì)此進(jìn)行改進(jìn)才能實(shí)用。 8,78,78,7DSthGSbocVVVdVdV ??改進(jìn) ? 如圖所示的電路是一種改進(jìn)方式。 Vo 2VD DVo 1M8M7M4M3M5M6M1 2M1 3M1 0M1 1M1M2M9VbViVD DI1M1 5M1 6VR改進(jìn) ? 在上圖中用一電流鏡定義 Vb以使 ID9“跟蹤 ” I1與 VR，為了簡(jiǎn)化，假設(shè) ? (W/L)15=(W/L)9 ? (W/L)16=(W/L)7+(W/L)8。 ? 因此，只有當(dāng) Voc=VR時(shí) ID9=I1，該電路產(chǎn)生一等于參考電壓值的輸出共模電平，而不需用電阻檢測(cè) Voc。 改進(jìn) ? 實(shí)際上，由于 VDS15≠VDS9，溝道調(diào)制效應(yīng)會(huì)導(dǎo)致一個(gè)有限的誤差。 ? 下圖為改進(jìn)結(jié)構(gòu)以抑制這個(gè)誤差，其中三極管 M17和M18在 M15的漏極重新產(chǎn)生一個(gè)電壓，其值為 M1與 M2的源極電壓，確保 VDS15=VDS9。 Vo 2VD DVo 1M8M7M4M3M5M6M1 2M1 3M1 0M1 1M1M2M9VbViM1 7M1 5M1 6VRM1 8差分對(duì)的阻性 CMFB ? 在簡(jiǎn)單差分中，其輸出共模電平 VDD－VGS3,4可以被較好定義，但其電壓增益很小。為了提高其差分增益，對(duì)于差分信號(hào)其PMOS器件必須以電流源工作。因此得到改進(jìn)電路，對(duì)于在 Vo1與 Vo2的差分變化，節(jié)點(diǎn) Q是一實(shí)地，且其增益可表示為gm1,2(ro1,2|| ro3,4 ||RF)。另外對(duì)于共模電平 M3與 M4如同二極管連接器件工作證明這在低增益的應(yīng)用中是很有用的。 差分對(duì)的阻性 CMFB VD DM4M3M1M2VoViISVD DM4M3M1M2VoViISPRFRFQ Q 對(duì)于全差分二級(jí)運(yùn)放需要二個(gè) CMFB網(wǎng)絡(luò)以穩(wěn)定每一級(jí)的共模輸出電平。 差分對(duì)的阻性 CMFB M1 0M8M7VoVD DViM9Vb 1QVb 2M2M1M1 1M1 2Vb 4M3M4M1 3Vb 3AX YM5M6BM1 4M1 5差分對(duì)的阻性 CMFB ? 共模反饋電路由 M M2構(gòu)成，該電路具有以下特點(diǎn)： ? 當(dāng)在節(jié)點(diǎn) A、 B處的共模信號(hào)增大時(shí)，節(jié)點(diǎn) Q的電位下降，引起節(jié)點(diǎn) X、 Y的電位也下降，從而促使節(jié)點(diǎn) A、 B的電位下降。而對(duì)于差分信號(hào)，節(jié)點(diǎn) Q為交流地電位。 ? 該電路的輸出壓擺減少了 M M2的漏源電壓，因此為了提高輸出壓擺， M M2應(yīng)工作到線性區(qū)。 ? 輸出共模電平仍是器件參數(shù)的函數(shù)。 ? 在差分條件下，由于 IDS的非線性，節(jié)點(diǎn) Q并不是真正的交流地，因此共模反饋電路對(duì)差模性質(zhì)仍有影響。
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號(hào)-1