【正文】 jal factorial 。遞歸調用，將乘數(shù)序列依次入棧（ n， …3 ， 2） 計算機系統(tǒng)結構 36 MIPS64模擬器演示實驗 2 —— 階乘 4 dadd r4,r0,r10 。遞歸出口（首次 r10=1）， r4←r10 daddi r29,r29,8 。堆棧指針－ 8 ld r3,(r29) 。出棧： r3← 棧頂單元 dmulu r3,r3,r4 。r3←r3 r4 dadd r10,r0,r3 。r10← 乘積 r3 daddi r29,r29,8 。堆棧指針－ 8 ld r31,0(r29) 。r31← 返回地址 out: jr r31 。子程序返回到 r31所指的地址 計算機系統(tǒng)結構 37 MIPS64模擬器演示實驗 3 —— 存儲器映射輸出 文件名： .data A: .word 10 B: .word 8 C: .word 0 CR: .word32 0x10000 DR: .word32 0x10008 .text main: ld r4,A(r0) 。r4←(A) ld r5,B(r0) 。r5←(B) dadd r3,r4,r5 。r3←r4+r5 sd r3,C(r0) 。C←r3 lwu r1,CR(r0) 。r1指向 Control寄存器 lwu r2,DR(r0) 。r2指向 Data寄存器 daddi r10,r0,1 。準備命令 1（將 DATA作為無符號整型數(shù)輸出） sd r3,(r2) 。Data寄存器 ← r3 sd r10,(r1) 。Control寄存器 ←1 halt 計算機系統(tǒng)結構 38 MIPS64模擬器演示實驗 4——存儲器映射輸入 /輸出 數(shù)據(jù)地址 0x00000 …… 程序存儲器 程序起點 …… lwu r24,DATA(r0) lwu r25,CONTROL(r0) 指令地址 0x00000 …… …… …… 數(shù)據(jù)存儲器 常規(guī)數(shù)據(jù)區(qū) …… 0x10000 0x10008 sd r9,0(r24) sd r2,0(r25) …… …… 控制寄存器 數(shù)據(jù)寄存器 …… …… …… …… …… …… …… …… 仿真非智能終端 文件名： 向虛擬終端輸出字符串（命令 4）、畫線、畫彩色點（命令 5）。 CONTROL: .word32 0x10000 DATA: .word32 0x10008 .text lwu $t8,DATA($zero) 。 $t8 = address of DATA register lwu $t9,CONTROL($zero) 。 $t9 = address of CONTROL register daddi $v0,$zero,1 。 set for unsigned integer output ld $t1,int($zero) sd $t1,0($t8) 。 write integer to DATA register sd $v0,0($t9) 。 write to CONTROL register and make it happen daddi $v0,$zero,2 。 set for signed integer output ld $t1,int($zero) sd $t1,0($t8) 。 write integer to DATA register sd $v0,0($t9) 。 write to CONTROL register and make it happen 計算機系統(tǒng)結構 39 習題 （補充， MIPS64指令系統(tǒng)練習） 人工模擬以下 MIPS程序的單條指令運行方式，在表中用 16進制編碼記錄每一步產生的結果（不得借助模擬軟件）。 .data n: .word 3 x: .double .text LD R1, n(R0) F0, x(R0) DADDI R2, R0, 1 。 R2 ← 1 MTC1 R2, F11 。 F11 ← 1 F2, F11 。 F2 ← 1 loop: F2, F2, F0 。 F2 ← F2*F0 DADDI R1, R1, 1 。 decrement R1 by 1 BNEZ R1, loop 。 if R1≠0 continue HALT 。 此條不填表 提示： MIPS浮點數(shù)的格式是 IEEE754 計算機系統(tǒng)結構 40 習題 （補充）續(xù) 序號 結果寄存器名稱 結果值（ 16 進制） 序號 結果寄存器名稱 結果值（ 16 進制） 1 8 無 無 2 9 3 10 4 11 無 無 5 12 6 13 7 14 無 無 計算機系統(tǒng)結構 41 實驗 1： WinMIPS64模擬器練習 實驗要求：用 MIPS64指令編寫一個盡可能短小的程序，將事先存放在數(shù)據(jù)區(qū)的 4字節(jié)字符串（例如 “ 3901” ）轉換為一個 4位 BCD整數(shù)，賦給 R9。 在 WinMIPS64模擬器調試通過。 實驗報告： (1) 程序清單； (2) 運行結果（每輪循環(huán)末尾 R9的數(shù)值，高位的 0可以不寫） (3) 程序效率 指令總條數(shù)（不算 H AL T ） 運行總時間（節(jié)拍數(shù)） 循環(huán)輪數(shù) 1 2 3 4 R9 的值（ B C D 整數(shù)） 計算機系統(tǒng)結構 42 IEEE 754浮點數(shù)標準（補充） 目前國際上流行的浮點數(shù)標準是 IEEE 754， 其基本組成是 32bit單精度、 64bit雙精度兩種類型。 IEEE 754標準的主要起草者是加州大學伯克利分校數(shù)學系教授 William Kahan， 他幫助 Intel公司設計了 8087浮點處理器（ FPU）， 并以此為基礎形成了 IEEE 754標準， Kahan教授也因此獲得了 1987年的圖靈獎。目前幾乎所有包含浮點運算的處理機都宣稱支持 IEEE 754標準，包括 Intel公司的Pentium、 中國的 “ 龍芯 ” 。 IEEE 754的標準文件是 ANSI/IEEE Std 7541985《 IEEE Standard for Binary FloatingPoint Arithmetic》， 通過 Google可搜到 pdf文件下載。 Kahan教授的主頁： I E E E 75 4 三種浮點數(shù)的格式參數(shù) 浮點數(shù)類型 數(shù)符 ( s ) 階碼 ( e ) 尾數(shù) ( m ) 存儲總位數(shù) 階碼 E 的取值范圍 / 十六進制 偏移值 ( ) / 十進制 真值表達式 短實數(shù) 1 8 23 32 7FH 127 1~25 4 長實數(shù) 1 11 52 64 3FFH 1023 1~20 46 臨時實數(shù) 1 15 64 80 3FFF H 16383 1~32 76 6 計算機系統(tǒng)結構 43 在 IEEE 754浮點數(shù)國際標準中， 32位單精度浮點數(shù)和 64位雙精度浮點數(shù)的格式分別如下： 對于單精度浮點數(shù)，階碼用移 127碼表示，即階碼的 0～ 255分別表示階碼的真值為 127～ 128。尾數(shù)（原碼）用 1位符號位、 23位小數(shù)和 1位隱藏的整數(shù)共 25位表示。尾數(shù)的基值和階碼的基值都是 2。 當 0e255時，表示一個非零的規(guī)格化浮點數(shù)，數(shù)值為： N=(1)s 2e127 () IEEE 754浮點數(shù)標準（續(xù) 1） 1 8 2 3 符號 S 階碼 e 尾數(shù) m 1 1 1 5 2 符號 S 階碼 e 尾數(shù) m 計算機系統(tǒng)結構 44 IEEE 754浮點數(shù)標準（續(xù) 2） 當 e=255， 且 m≠ 0時，表示一個非數(shù) NaN(NotaNumber)。 NaN可能是在許多非確定的情況下，如零除以零、求負數(shù)的平方根等產生的結果。 當 e=255， 且 m=0時，表示一個無窮數(shù)： N=(1)s ∞ 。注意 +∞ 和 ∞ 的表示是不同的。 當 e=0， 且 m≠ 0時，表示規(guī)格化浮點數(shù)： N=(1)s 2126 ()。 當 e=0， 且 m=0時，表示浮點數(shù)零： N=(1)s 0。注意 +0與 0的表示是不同的。 對于 64位雙精度浮點數(shù)，階碼用移 1023碼表示，其他規(guī)定與單精度浮點數(shù)類似。 計算機系統(tǒng)結構 45 各次作業(yè)應交的內容 作業(yè) 2（第 2次課） (補充 )，實驗 1 2 月 19 日 1. 10 ( 改 ) ， 1. 7 ， 1. 1 1( 2 解法 ) 4 月 9 日 7. 14 ( 難題 ) ， 7. 12 ( 難題 ) 2 月 26 日 2. 14 ( 補充 ) ，實驗 1 ， 3. 8 ， 3. 10 4 月 16 日 8. 12 ( 補 ) ， 8. 1 1( 改 ) ( 難題 ) 3 月 5 日 3. 1 1( 改 ) ，實驗 2 ， 5. 1 1 ， 5. 8 ， 5. 9 4 月 23 日 9. 9( 改 ) ， 9. 13 3 月 12 日 6. 8( 改 ) ， 6. 7 ， 7. 9 4 月 30 日 10 .6 ， 10 .9 ( 難題 ) 4 月 2 日 7. 1 1 ， 7. 10