【導(dǎo)讀】畢業(yè)設(shè)計（論文）。題目基于OFDM低壓電力線通信系統(tǒng)的硬件。重慶理工大學(xué)畢業(yè)論文目錄

　　

【正文】 ，主要放固件和一些產(chǎn)品信息。另外， INT5200還提供了一個 LED端口，通過發(fā)光二級管的顯示指示，使用戶對系統(tǒng)的運行狀態(tài) 一 目了 然 [21]。電源模塊主要是為INT5200 和 KS8721的內(nèi)核和 I/O口供電。 4. 3 系統(tǒng)的各功能模塊 4. 以太網(wǎng)物理層模塊 [13][20] 本系統(tǒng)所選用的以太網(wǎng)物理層模塊為 Micrel公司的芯片 KS8721B[28]。 它完全符合 ，是 10BaseT/100BaseTX/FX的物理層收發(fā)器，通過 MII來發(fā)送和接收數(shù)據(jù)，芯片內(nèi)核和 I/O口工作電 壓均可為 ，可以滿足低電壓和低功耗的要求。 KS8721B包括 10BaseT物理媒介附屬 （ PMA） 函數(shù)、物理媒介相關(guān)（ PMD） 函數(shù)和物理編碼子層 （ PCS） 函數(shù)。 KS872lB同時具有片上的 10BaseT輸出濾波器，省去了外接濾波器的需要。 KS872lB 運用片上的自動協(xié)商算法能夠自動地將自己設(shè)置成為 100MbPs 或 10MbPs和全雙工或半雙工的工作模式。芯片內(nèi)部集成有 PLL時鐘合成器，為系統(tǒng)定時提供 125MHZ、 25MHZ和 20MHZ的時鐘，并由一個內(nèi)部的石英振蕩器電路提供參考時鐘。對于 100BaseTX/10BaseT應(yīng)用來說，它是理想的物理層收發(fā)器。圖 8為 KS8721B內(nèi)部結(jié)構(gòu)框圖。 重慶理工大學(xué)畢業(yè)論文 系統(tǒng)的硬件電路設(shè)計 19 TX+ TX RX+ RX X1 X0 下電 圖 8 KS872lB 內(nèi)部結(jié)構(gòu)框圖 KS8721B 的工作原理如下 ： 100BaseTX發(fā)送： 100BaseTX發(fā)送功能主要是實現(xiàn)并 /串、不歸零編碼 （ NRZ） 到反相不歸零編碼 （ NRZI） 的轉(zhuǎn)換，三電平信號 （ MLT3） 編碼和傳輸。發(fā)送電路一開始先進行并 /串轉(zhuǎn)換，把 25MHz的 4比特并行數(shù)據(jù)轉(zhuǎn)換為 125MHz的串行比特流。當(dāng) TXC信號為上升沿時讀取數(shù)據(jù)，接著把這些數(shù)據(jù)從不歸零編碼格式轉(zhuǎn)化為反相不歸零編碼格式，然后以 MLT3編碼格式輸出，再經(jīng)過脈沖整形器整形后發(fā)送到以太網(wǎng)接口芯片。 100BaseTX接收： 100BaseTX接收功能主要實現(xiàn)自適應(yīng)均衡、 LMT3到 NRZI的轉(zhuǎn)換、數(shù)據(jù)和時鐘的恢復(fù)、 NRZI到 NRZ的轉(zhuǎn)換和串 /并轉(zhuǎn)換。接收端電路首先通過均衡濾波來補償信號在雙絞線上傳輸?shù)拇a間干 擾。因為在雙絞線上傳輸一段距離后，信號的幅度會有所衰減，信號的相位也會失真，均衡器可以對之調(diào)整使得它的相關(guān)性能參數(shù)優(yōu)化。補償后的數(shù)據(jù)通過數(shù)據(jù)轉(zhuǎn)換模塊，把數(shù)據(jù)從 MLT3格式轉(zhuǎn)換為 NRZI格式。時鐘恢復(fù)電路從 NRZI信號中提取 125MHz的時鐘信號，利用這個已恢復(fù)的時鐘，發(fā)送機 不歸零編碼/反向不歸零編碼 三電平信號編碼器 4B/5B 編碼器 倒頻器 并 /串 并 /串 曼徹斯特編碼器 自適應(yīng)均衡 基線 漂移校正 三電平信號 反向不歸零編碼 /不歸零編碼 10BaseT 接收機 鎖相環(huán) 4B/5B 解碼器 反倒頻器 串 / 并 曼徹斯特解碼器 串 / 并 LED 驅(qū)動 時鐘恢復(fù) 自動協(xié)商 下電或省電 10/100 脈 沖整 形器 MII/RMII 寄存器 和 控制器接口 TXD3 TXD2 TXD1 TXD0 TXER TXC TXEN CRS COL MDIO MDC RXD3 RXD2 RXD1 RXD0 RXER RXDV RXC LINK COL FDX SPD 重慶理工大學(xué)畢業(yè)論文 系統(tǒng)的硬件電路設(shè)計 20 把信號從 NRZI格式轉(zhuǎn)換為 NRZ格式。最后，把 NRZ串行數(shù)據(jù)轉(zhuǎn)化成 4比特的并行數(shù)據(jù)。這樣就產(chǎn)生了一個同步的 25MHz的 RXC， 4比特的并行數(shù)據(jù)在 RCK25的下降沿被發(fā)送并且于上升沿被接收器接收。如果暫時沒有有效數(shù)據(jù)，時鐘恢復(fù)電路將被鎖定在 25MHz參考時鐘， TXC和 RXC繼續(xù)工作。 鎖相環(huán)時鐘合成器 ： KS8721B內(nèi)置的晶體振蕩電路為合成器提供相關(guān)的時鐘，能為系統(tǒng)生成125MHz、 25MHz和 20MHz三種時鐘。 10BaseT發(fā)送 ： 當(dāng) TXEN （ 傳輸允許 ） 變高時，數(shù)據(jù)進行編碼并開始傳輸。只要 TXEN保持高， KS8721B就持續(xù)編碼和發(fā)送數(shù)據(jù)。當(dāng) TXEN變低時，數(shù)據(jù)停止傳輸。如果傳輸?shù)淖詈笠晃皇?0，那么最后的傳輸將發(fā)生在這個位單元的邊界處 ； 如果最后一位是 1，那么最后的傳輸將發(fā)生在這個位單元的中間 。 100BaseT驅(qū)動器集成有10BaseT輸出 驅(qū)動器并允許運用同一個變壓器進行傳輸。它們由內(nèi)部產(chǎn)生波形并使輸出波形具有 。 10BaseT接收 ： 在接收端 ，要使用到輸入緩沖器和水平檢測抑止電路。一個差分輸入接收電路和 PLL完成解碼功能。曼徹斯特編碼數(shù)據(jù)流被分離成為時鐘信號和 NRZ數(shù)據(jù) 。水平檢測抑止電路阻止低于 30mV的信號和短脈沖信號，目的是阻止由于錯誤的觸發(fā)解碼器而在 RX+或 RX引入噪聲。當(dāng)輸入超過了抑止極限值時， PLL鎖住到來的信號， KS8721B并開始解碼數(shù)據(jù)幀。這將使 CRS和 RXDV信號有效并可通過 （ RXD） 獲得接收數(shù)據(jù)，并且在 數(shù)據(jù)接收和空閑時期，接收時鐘都保持有效 。 自動協(xié)商 (AutoNegotiation)： KS872lB可以通過硬件的捆綁選項 （ 29引腳 ） 或軟件 （ ） 來設(shè)置成為自動協(xié)商模式。當(dāng)自動協(xié)商允許時，它能夠通過播報自己的性能并與從相連設(shè)備接收到的數(shù)據(jù)相比較，自動選擇自己的操作模式 。 它同時也能夠構(gòu)建100BaseTX或 10BaseT成為全雙工或半雙工模式。在 FX模式下，自動協(xié)商是不允許的。在自動協(xié)商的過程當(dāng)中，寄存器 4的內(nèi)容被編碼成為快速連接脈沖 （ FLP） ，在上電，連接斷開或重啟的情況下，將其發(fā)送給相連 的設(shè)備。與此同時， KS8721B重慶理工大學(xué)畢業(yè)論文 系統(tǒng)的硬件電路設(shè)計 21 監(jiān)控輸入數(shù)據(jù)并決定其操作模式 。 一旦檢測到 10BaseT正常連接脈沖 （ NLP） 或100BaseTX空閑，并行檢測電路就開始工作。芯片的操作模式由下面的優(yōu)先級來構(gòu)造 ： 優(yōu)先級 1： 100BaseTX，全雙工 ； 優(yōu)先級 2： 100BaseTX，半雙 工； 優(yōu)先級 3： 10BaseT，全雙工 ； 優(yōu)先級 4： 10BaseT，半雙工。 當(dāng) KS8721B/BT從與它相連的設(shè)備接收到帶有三個相同連接碼字的 FLP脈沖時，它將這些碼字存儲在寄存器 5內(nèi)并等待下三個相同碼字的到來。一旦 KS8721B檢 測到第二個碼字，它將根據(jù)上面提到的優(yōu)先級順序來構(gòu)造自己的工作方式。此外， KS8721B同時檢測 100BaseTX的空閑或 10BaseT的 NLP標(biāo)志。如果其中任意一個標(biāo)志被檢測到， KS8721B將自動構(gòu)造使其與檢測到的運行速率相匹配。 MII管理接口 ： KS872lB支持 ，并且具有數(shù)據(jù)管理輸入 /輸出 （ MDIO）接口，這個接口允許上層設(shè)備對 KS8721B的運行狀態(tài)進行監(jiān)控， MDIO接口主要包含以下三點內(nèi)容 ： ① 一個物理連接包括一根數(shù)據(jù)線 （ MDIO）， 一根時鐘線 (MDC)和一根可選的 中斷線 （ INTRPT ）。 ② 一個特殊的協(xié)議，它運行于上面所提到的物理連接之上并且允許一個控制器和多個 KS8721B設(shè)備進行通訊。每一個 KS872lB定義一個 0到 31之間的 MII地址 ，可通過引腳 PHYAD輸入。 ③ 一個內(nèi)置的可尋址的 16比特 MDIO寄存器。其中寄存器 [0:6]被保留，功能由 ，其他寄存器用于提供一些擴展功能。 MII數(shù)據(jù) 接 口 ： 數(shù)據(jù)接口具有獨立的信道用來完成 MAC和 KS8721B之間的數(shù)據(jù)發(fā)送和數(shù)據(jù)接收，數(shù)據(jù)傳輸是以 4比特并行傳輸模式。 調(diào)制解調(diào)模塊 本系 統(tǒng)所選用的調(diào)制解調(diào)模塊為 Intellon 公司生產(chǎn)的電力調(diào)制解調(diào)芯片重慶理工大學(xué)畢業(yè)論文 系統(tǒng)的硬件電路設(shè)計 22 INT5200。對于 INT5200芯片，在前面的章節(jié)中已經(jīng)作過了一些介紹，它是 Intellon公司的第三代調(diào)制解調(diào)芯片，集成了 MAC/PHY/AFE，主要采用了電力數(shù)據(jù)包（ Powerpacket） 技術(shù) 。 它采用 LFBGA封裝，有 144個引腳 。 INT5200的工作模式主要有三種，通過 MODE0和 MODE1引腳和相應(yīng)引腳的連接可以進行模式的選擇。本系統(tǒng)設(shè)計使用的是 Host/DTE（ 主機 /終端 ） 模式，此模式主要是通過 MII接口來實現(xiàn) INT5200和以太網(wǎng)物理層之間的數(shù)據(jù)傳輸 。 圖 9為 INT5200芯片與以太網(wǎng) PHY芯片的接口電路框圖。 MII_RXCLK MII_RX_ER MII_RXDV MII_CRS MII_COL PHY25MHz MII_TXCLK MII_TXCLK MII_TX_ER MII_MDCLK MII_MDIO 圖 9 MII 接口電路框圖 MII（ 媒介獨立接口 ） 是一種標(biāo)準(zhǔn)的工業(yè)接口，它可以給 INT5200和各種以太網(wǎng)物理層設(shè)備提供簡單 的互聯(lián)。 MII接口包括獨立的 4比特的數(shù)據(jù)發(fā)送通道和接收通道，以及載波偵聽和沖突檢測。以太網(wǎng)物理層為 INT5200提供時鐘信號，通過這個時鐘信號 4比特數(shù)據(jù)同步并行的在 MAC與 PHY之間傳輸。 MII還提供一個兩線的雙向串行數(shù)據(jù)管理接口 （ MDI） ，用來對其狀態(tài)寄存器、控制寄存器進行讀寫，從而 完成對 INT5200的設(shè)定以及監(jiān)視 INT5200的實時運行狀態(tài)。 INT5200控制/狀態(tài)寄存器均為 16位的寄存器。狀態(tài)寄存器實時的反映鏈路狀態(tài)、傳輸速率、前導(dǎo)碼判決、自動協(xié)商、模糊檢測等信息，主要是實現(xiàn)軟復(fù)位、環(huán)回測試、速率選 擇、休眠、沖突測試等功能。 INT5200 （主機 /終端模式） KS8721B （以太網(wǎng)物理層） 重慶理工大學(xué)畢業(yè)論文 系統(tǒng)的硬件電路設(shè)計 23 系統(tǒng)可編程單元 系統(tǒng)的可編程單元選用的是 ATMEL公司的 2塊串行 EEPROM AT39C46。AT93C46通過其 ORG引腳連接方式的不同可選擇兩種編程方式。當(dāng) ORG引腳接高電平時為 8比特編程模式，當(dāng) ORG接低電平時用于 16比特的編程模式。經(jīng)片選引腳（ CS）激活后，可通過數(shù)據(jù)輸入（ DI）、數(shù)據(jù)輸出（ DO）和串行數(shù)據(jù)時鐘（ SK）對 AT93C46進行讀寫。當(dāng)在 DI口接到一個讀指令時，地址被解碼并把數(shù)據(jù)定時的串行輸出到數(shù)據(jù)輸出引腳（ DO）。寫周期是完全自同步的并在其 之前不需要任何獨立的擦除周期。只有當(dāng)芯片處在擦 /寫使能的狀態(tài)下，才允許寫操作。伴隨著寫周期的開始， CS引腳變高，此時 DO引腳輸出狀態(tài)為 READY/BUSY。 由于 INT5200是一塊電力線通信收發(fā)芯片，所以電力數(shù)據(jù)包的收發(fā)必須要有一個固定的 MAC地址，這個 MAC地址就被燒寫在一塊 EEPROM中，其中還寫有網(wǎng)絡(luò)密鑰和 MAC管理參數(shù)。上電后，通過 SPI接口讀取預(yù)先寫入 EEPROM的數(shù)據(jù)可以完成對 INT5200的初始化。圖 10為 INT5200的 SPI接口與 AT93C46的連接電路圖。 CSSKDIDOV C CDCO R GG N DA T 93 C 46 V 圖